GSM和您讨论MicroBlaze那些事

登录 · 发表于 2011-10-31 15:19

本帖最后由 GoldSunMonkey 于 2011-10-31 23:04 编辑

输入输出的时许：
通过微处理器，用户接口可以提供64K的输入和输出接入。
这个接入时间基于CS响应的两个时钟周期。这个读写时序如下图啊。

登录 · 发表于 2011-10-31 23:09

微控制器的用户接口总线地址映射空间总是： 0x1000_0000 to 0x1000_FFFF.
数据总是遵循大端寻址方式。地址，字的数据，半字的数据和BYTE转换的数据如下图所示：
当仅仅完成一个32bit字的转换，BYTE的始能信号能被忽略。另外不推荐不对齐的转换。

登录 · 发表于 2011-10-31 23:12

本帖最后由 GoldSunMonkey 于 2011-11-2 19:12 编辑

中断时序：
系统支持一级敏感，高的外部中断源。
这个微处理器只有当软件允许他们中断时候，他们才会中断。
如果多个中断被请求时，那么被复用器选择使用。
一个用户可寻址的寄存器能被FPGA的逻辑建立，它将能追踪多重中断请求。
中断的确认信号，将用来清除正在进行的中断。
当一个中断时间发生的时候，中断的ACK将持续一个时钟周期。

发表于 2011-11-1 07:27

很经典的帖子

发表于 2011-11-1 07:27

务必顶起哈

发表于 2011-11-1 08:26

发表于 2011-11-1 11:59

很经典的帖子

发表于 2011-11-1 11:59

楼主费心了啊

发表于 2011-11-2 19:15

时钟和复位信号的说明：
时钟的输入可以很慢，也可以达到ISE允许的最大值。
假设一个时许约束被使用，那么不需要其他约束了。
复位输入是高有效，可以是同步或者异步输入。这个reset信号将在内部被时钟同步。

发表于 2011-11-2 19:16

本帖最后由 GoldSunMonkey 于 2011-11-6 10:30 编辑

串行输入和输出：
串行16450的UART在预配置版本中提供了。 Baud速率可以在软件中编程配置，从事是UART能够不依赖与时钟输入。
UART的特点
• 5, 6, 7 or 8 bits per character
• Odd, even or no parity detection and generation
• 1, 1.5 or 2 stop bit detection and generation
• False start bit detection and recover
• Line break detection and generation
• Internal loop back diagnostic functionality

发表于 2011-11-3 07:40

继续期待中

发表于 2011-11-3 07:40

楼主是大好人呀

发表于 2011-11-3 18:26

:lol

发表于 2011-11-3 18:26

楼主是大好人呀
opple 发表于 2011-11-3 07:40

谢谢鼓励

发表于 2011-11-4 07:26

向猴版多多学习

发表于 2011-11-4 07:26

你是我榜样呢

发表于 2011-11-4 10:07

向猴版多多学习
opple 发表于 2011-11-4 07:26

学习啊

发表于 2011-11-4 10:07

你是我榜样呢
opple 发表于 2011-11-4 07:26

太客气了

发表于 2011-11-6 10:27

继续啊，猴哥

发表于 2011-11-6 10:35

调试接口

微控制器采用使用JTAG边界扫描来调试FPGA.
这种接口是在FPGA内部，不需要管脚，他使用专用的FPGA JTAG的管脚。
因为边界扫描的原语结构，鄌微控制器系统需要被例化，或者以非Debug模式配置，
从能能使用Chipscope。

GSM和您讨论MicroBlaze那些事

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

突出贡献奖章

沉静之湖泊

经常做客

技术新星奖章