本帖最后由 发呆二极管 于 2021-1-20 09:32 编辑
关于gd架构的零等待和非零等待的问题,不是听推广人员说的,而是只要稍微理解点RAM和FLASH的功能和特性的人都能理解的问题。GD文档写的烂,在文档里是找不到的。都是好心帮你解答问题,你却这么抬杠。你没用过这个架构的MCU就认定这个事是“可能性不大”,我说的这个架构明明可以解释前半部分速度快后半部分速度慢的问题,你还在质疑我是不是道听途说,那你找个别的架构理论来解释为什么前半部分速度快后半部分速度慢?还有这些都是我跟原厂的FAQ求证的,爱信不信,不信拉倒,反正以后被打脸和脸疼的不是我。 |
|