本帖最后由 Weisheep 于 2021-3-5 11:20 编辑
聚积全矩阵区域调光（FALD, Full Array Local Dimming）mini-LED背光驱动芯片其采用直下式（Direct-lit）的LED背光架构，可根据每一个区域内显示图像的内容动态地调整区域LED背光亮度，不仅大幅提高图像对比度以及演色性，更进一步降低LCD装置能耗，将LCD装置的图像质量提高到远优于CCFL电视及PDP（等离子）电视的水平，迎合了对图像质量较敏感的客户群需求。
因应HDR规格兴起，高区数区域调光（LocalDimming）是必要的，VESADisplayHDRTM国际规范清楚表示，要通过现今HDR主流层级400/600/1000标准，液晶屏幕面板必需具备之效能标准如下表所示，接下来将依序讨论高区数区域调光背光技术三大设计挑战。VESA DisplayHDRTM的Corner Test与Tunnel Test
挑战一：需要驱动大量LED灯数
要通过高解析、高对比度的VESA DisplayHDRTM，驱动大量LED灯数的高区数区域调光是必须的，然而其驱动电路设计可说是相当大的挑战。以驱动2304区为例，将每个LED视作一个可调光的区域，就现今市场普遍的静态LED背光驱动芯片来看，一颗16通道的驱动芯片只能驱动16区，亦即若驱动2304区的区域调光背光，至少要144颗芯片才能达成。
聚积解决方案→ 聚积LED驱动芯片具备成熟的扫描架构技术，从下表明显可以看出，透过扫描架构能让使用者在有限的成本下，驱动更多区数的区域调光，有效解决使用上的痛点。
聚积与他牌LED背光驱动芯片比较表
挑战二：静态驱动设计成本过高
静态驱动架构的缺陷是驱动电路总数过多、电路成本过高，假设要支持2304区的区域调光，在灯驱分离的的设计下，驱动板与灯板间至少需要2305（2304+1）条驱动电路布线。
聚积解决方案→ 聚积扫描架构可有效解决眼前的电路成本问题，假设要支援2304分区，则仅需1154（2304/2)+2）条驱动电路布线。所以可说扫描架构能让LED驱动电路布线数量缩减至原本的1/2左右，如此一来可大大改善驱动电路过大以及有效降低驱动电路成本。
挑战三：PCB 层数过多
PCB层数也是高区数背光设计中重要的成本来源，一般静态驱动技术需要4层PCB架构，总体成本花费较高。
聚积解决方案→ 聚积透过优化的脚位安排，在高区数区域调光中，只需2层PCB架构即可完成整套LED驱动电路设计，减少一半的PCB成本。这代表着聚积扫描架构技术相较于一般静态驱动技术，更能协助客户大幅降低整体物料成本。
归纳以上高区数区域调光设计所面临的三大挑战，聚积解决方案之优势为「透过扫描架构技术驱动更多LED灯数，并大幅节省驱动电路总数以及周边成本」，不论在性能上、空间上、成本上，聚积LED背光驱动芯片都远优于传统、静态的LED背光驱动芯片，无庸置疑是高区数区域调光背光应用解决方案的最佳选择。
| 
楼主
标题置顶
标题高亮
