当年，Xilinx的开创者Ross Freeman博士在发明FPGA的时候，曾“遭遇”当时Xilinx第8位员工Bill Carter强烈的反对“要实现这种想法则需要大量晶体管，而那时晶体管是相当宝贵的，这想法是不切实际的”。但是Ross Freeman预计：根据摩尔定律（每2年晶体管密度就会翻1倍），晶体管会越来越便宜，它也会越来越常见。
现在，FPGA的内部功能也越来越多，越来越先进，但是却也越来越相似。你有ALM我有Slice，你有DSP Block我有DSP Slice，你有HardCopy我有EasyPath。。。可以预见的是，硬件（Silicon）已经越来越“不重要”，越来越同质化。我们的竞争将更多的体现在“设计思想”上，谁拥有更加先进，更加贴近用户的设计思想，谁将分得更大的蛋糕。
在市场推广中，我觉得完全可以不必和客户去争论那些细微的硬件结构，未来的战场将体现在体现在：
1. 设计方法学
2. IP交易模型
3. 低功耗
4. 单芯片方案
------------------------------------------------------------------------
1. a) 全新的设计方法学及工具AutoESL：我们是全球第一家支持C/C++/SystemC等高级语言编译器成的FPGA厂家，在实现硬件加速的同时，大大地提高生产效率，并且可以将广大的DSP设计师引入全新的FPGA领域。而我们的竞争对手在这方面还看不到任何的产品与我们竞争。
b) 软硬件结合的系统开发工具Virtual Platform：我们和全球顶级EDA公司Cadence合作，推出了基于ZYNQ芯片的全套开发环境。Virtual Platform允许设计师在硬件还没有实际搭建完成的时候，就开始做“软硬件协同设计”，“ 软硬件协同验证”，可以在统一的开发环境下实时地分析整个系统的瓶颈，并作出软硬件划分的最佳方案。
c) 全新的开发工具Rodin：采用了和ASIC业界标准Design Compiler完全相同的内核，编译速度将提高4X，并且能够支持诸如“团队设计”，“部分可重配置”等新的设计方法学。像诸如“部分可重配置”我们已经升级到了第5代，有着10年的应用经验。而竞争对手才刚刚号称支持Stratix V系列，而且还没有看到实际案例，更别说稳定性和易用性，根本无法与我们相提并论。
2. a) 毫无疑问我们拥有整个FPGA领域最完整，最广泛的IP解决方案。特别是在通信和视频领域，无论是Xilinx自己提供，还是与第三方合作的IP都是业界最多的，而且大部分IP都免费给客户使用。
b) 另外我们将开放Secure IP Delivery Flow给客户，让客户对自己的设计以IP打包的方式进行分享。并且打包的过程支持RTL加密，以及license管理，设计师完全可以设计出和Core Generator一样的参数化IP模块。这一全新的流程不仅带来了IP配置的灵活性和保密性，更是可以通过license的方式对终端用户经行有效的管理和授权。竞争对手在这方面显然没有任何的对应措施和产品，甚至连roadmap也无法给到客户。
c) 我们的所有IP将采用统一的AXI4接口，并配合7-Series芯片统一的ASMBL架构。接口和架构的统一将无可匹敌地提高设计效率，可移植性，降低可靠性风险。在这方面竞争对手仍然使用不同的IP接口，这将使得使用不同IP的工程师学习不同的接口时序和规范，浪费大量的时间。他们仍然使用不同的架构来定义不同的产品（Cyclone, Arria, Stratix），这将使得客户在做代码移植（往往出现在降成本中）过程中，不得不重新编译IP，重新例化硬件源语，甚至重新规划物理布局。这些本来都应该是毫无必要的工作。
3. 7-Series采用了非常多的功耗控制手段来处理这个日益严重的问题：
a) 我们采用了最先进的28nm HLP（High Performance, Low Power）工艺来控制日益严重的静态功耗，竞争对手要么采用HP（High Performance），要么采用（Low Power）工艺来。这样的结果是“相同的性能指标下，我们的功耗只有竞争对手的70%左右”，或者“相同的功耗指标下，我们的性能比它高出25%左右”。
b) 我们2009年收购了PwrLite这家公司，并获得了最新的“智能时钟门控”技术。该技术采用静态分析方法将没有运行的电路切断，从而大大降低了其“翻转频率”，平均降低了动态功耗多达15%左右。而竞争对手的工具显然无法提供这样的“选项”，结果是要么设计师手动修改代码来达到其相同的功能（所有的案例都证明这将耗费极大的精力和时间），要么是动态功耗白白浪费。
c) 关于BRAM我们也采用了相同的措施来降低其静态功耗。在芯片里面没有使用到的BRAM的供电将被完全切断，许多案例显示这将降低最多70%左右的BRAM静态功耗，而BRAM功耗往往占据整个功耗的较大比例。
4. 我们以“More Than Moore”的速度，创新性地使用“硅堆叠技术”制造出2.5D芯片，使得我们7-Series最大的Virtex7-2000T芯片以超过竞争对手2倍以上的规模呈现于世人。“硅堆叠技术”的成功将使得用FPGA实现SoC进入实质性的应用阶段，从而进一步降低整个系统成本，提高系统稳定性，降低系统功耗。特别似乎诸如ASIC原型验证，阵列信号处理的客户，将在采用“硅堆叠技术”的芯片中大获其益。
Thanks : )
Oxygen |
楼主
标题置顶
标题高亮
