如何提高AT32的ADC转换精度

发表于 2021-10-8 15:23

1 概述
AT32的微控制器内置最多三个高级12位片上SAR模拟数字转换器（ADC）并提供自校准功能，用于提高环境条件变化时的ADC精度。在涉及模数转换的应用中，ADC精度会影响整体的系统质量和效率。为了提高此精度，必须了解ADC相关的运作和影响精度的原因。
SAR ADC使用一个采样电容充电至输入信号电压，SAR逻辑对此电压做数据转换。然而，这个ADC内的采样电容是由外部的信号源直接充电的，也因着采样电容值、输入阻抗、还有外部线路影响，需要一段充电稳定时间来保证对输入信号电压量测的准确性。为达到好的ADC量测，必需设置足够的采样时间。否则，前一次在某一输入通道转换所残余在采样电容上的电荷，会影响目前正在进行转换通道的准确性。ADC精度不仅取决于ADC性能和功能，还取决于ADC周围的整体应用设计。此应用笔记旨在帮助用户如何设置正确软、硬件使ADC达到准确的量测，也提供相关应用上的注意事项。

发表于 2021-10-8 15:23

2 ADC的误差来源及其误差最小化方法
本章列出了影响ADC转换精度的主要误差。这些类型的误差存在于所有ADC中，转换质量将取决于它们的消除情况。为便于参考，将精度误差以LSB为单位来表达。就电压而言，通过将LSB数乘以1 LSB对应的电压来计算电压误差（1 LSB= VREF+ / 4096或VDDA / 4096）。

2.1 ADC自身误差
ADC自身误差为ADC本身设计和制造时所产生本体的误差，这类误差通常由以下静态参数显示：微分线性误差（DNL）、积分线性误差（INL）、偏移误差（OE）、增益误差（GE）、和总未调整误差（TUE）。AT32微控制器[color=rgb(68, 68, 68) !important]数据手册的ADC特性部分规定了这些误差的定义和值。其中TUE为实际和理想传输曲线间的最大偏离，此参数指定可能发生的会导致理想数字输出与实际数字输出之间最大偏离误差。（注意TUE不是DNL、INL、OE、与GE之和，它可能源自同时发生的一种或多种误差。） AT32ADC自校准功能可以补偿偏移误差，在ADC使用前先进行一次自校准可保证在数据手册揭示范围的任何环境条件之下，TUE小于4 LSB，也就是保证12位ADC静态准确度（accuracy）可达10位以上。
至于ADC的动态参数（如：ENOB）及其代表的误差程度，通常在语音和特定音频应用才会考虑，在一般MCU的应用场合不会太重视，在本文中也不于讨论。

发表于 2021-10-8 15:24

2.2 ADC环境导致的误差
2.2.1 参考电压/电源噪声
由于ADC转换值为模拟信号电压（VAIN）与参考电压之比（VREF+），因此VREF+上的任何噪声都会导致转换后数字值的变化。在某些封装中，VDDA模拟电源被用作参考电压（VREF+），因此VDDA电源的质量会影响ADC误差。VREF+几十mV的波动就会造成十几LSB的误差。
就供电侧噪声而言，开关式电源模块通常内置快速切换功率晶体管，这会在输出中产生高频噪声，此切换噪声介于15 kHz至1 MHz之间，也需留意。线性稳压器的输出质量更佳。如果使用切换电源，建议使用线性稳压器供应模拟级。建议在电源线和地线之间连接具有优良高频特性的电容。应在靠近电源的位置安装一个0.1 μF和一个1至10 μF的电容。这些电容允许直流信号通过它们。小值电容过滤高频噪声，高值电容过滤低频噪声。要过滤高频噪声，还可使用与电源串联的铁氧体电感器（ferritebead）。由于线的串行电阻极低，此解决方案导致的直流损失极低（可忽略不计），除非电流很大。
微控制器端VDD和VSS引脚的安装位置很接近，因此可以在尽量靠近的位置通过极短的引线将电容连接到微控制器。VDDA和VREF+引脚必须连接到两个外部去耦电容，100 nF陶瓷电容加上1 μF钽电容或陶瓷电容。注意数字地与模拟地应相互隔离，避免噪声串扰。
190954knoq63oo35xobozb.png.thumb.jpg

发表于 2021-10-8 15:24

2.2.2 GPIO输入电压电平超出常规
AT32F403系列、AT32F413系列、和AT32F415系列作为具有ADC输入功能的任一GPIO引脚，输入的电压不能超过VDD+ 0.3 V（VDDA与VDD须同电位），否则会由芯片内部干扰ADC输入信号。只要是ADC输入功能的GPIO，即使只当I/O输入用途，如果输入的电压超过VDD+ 0.3 V, 也会干扰其它ADC通道转换结果。如果存在此种高电压，建议使用电阻分压或减压到小于VDD的电压范围。
其它AT32型号MCU则没有以上限制（例如：AT32F403A系列、AT32F421系列），所有具有ADC输入功能的GPIO引脚都是耐5 V引脚。这类引脚在未使用作ADC输入信号而作为数字输入时，需设置为浮空输入、输入上拉、或输入下拉模式，就可以输入高于VDD的电压而不干扰ADC的操作。但使用者仍需注意输入电压不可超出5.5 V。
在GPIO引脚输入负电压也会干扰ADC的转换。注意输入电压不可低于-0.3 V。

2.2.3 模拟输入信号噪声
在采样时间内，小而高频率的信号变化可导致较大转换误差。此噪声由电气设备（例如电机、发动机点火、电源线）生成。它增加了不需要的信号，因此会影响模拟输入源信号（例如：传感器）。这样一来，导致ADC转换结果不准确。

发表于 2021-10-8 15:25

采样平均
此方法是一个简单的技巧，即通过软件对模拟输入多次采样，取所有结果的均值。当模拟电压不频繁变化时，此技巧有助于消除模拟输入上的噪声。如果被测模拟信号产生不稳定的ADC值，软件运算时则可以通过剔除大值和小值，选择适当数量的待平均样本执行平均。此数量取决于需要的精度、最低转换速度。
平均法的优势是可以在无任何硬件变更的情况下提高ADC精度。它的缺点是转换速度和频率响应较慢，相当于降低了有效采样频率。

添加外部滤波器
添加外部RC滤波器以消除高频。无需使用昂贵的滤波器来处理频率分量高于所涉频率范围的信号。这种情况下，截止频率fC刚好高于所涉频率范围的相对简单的低通滤波器将足以限制噪声和混叠。使用与所涉最高频率相同的采样率足以，通常为fC的2至5倍。
但添加了外部RC滤波器时，ADC的采样时间和采样间隔都需要重新估算，否则可能造成更大的量测误差。请详细参考第3章内容。

发表于 2021-10-8 15:25

2.2.4    模拟信号源阻抗的影响
在源和引脚之间的模拟信号源的阻抗或串联电阻（RAIN），可能会因为采样时流入或流出引脚的电流而导致其上的电压瞬间改变，这时ADC内部采样保持电容充满电所需要的时间会延长。如果采样时间短于将内部采样电容充分充放电所需的时间，则ADC转换的数字值会与实际值有徧差。
关于模拟信号源具有高输入阻抗特性或加入RC滤波器时，ADC的测量设置请详细参考第3章内容。

2.2.5    CPU生成的内部噪声
当CPU（以及其他外设）操作时，会产生大量内部和外部信号变化，这些变化通过电容耦合传输到ADC外设。此类干扰影响ADC精度。
为使CPU（以及其他外设）对ADC的影响最小化，必须使采样和转换期间的数字信号变化量最小化（数字静默）。使用下列方法之一可以实现这一点（在采样和转换时间内实现）：
l  内部CPU变化量最小化（CPU停止，等待模式）
l  停止非必要外设（计时器、通信等）的时钟

发表于 2021-10-8 15:25

2.2.6 温度影响
温度对ADC精度有重要影响。它主要产生两种重要误差：偏移误差漂移和增益误差漂移。建议使用内部温度传感器和ADC看门狗，以在温度变化达到给定值时重新校准ADC。

2.2.7 I/O引脚串扰
由于I/O之间的电容耦合，切换I/O可能会在ADC的模拟输入中产生一些噪声。彼此距离很近或交叉的PCB走线可能会产生串扰。内部切换数字信号和I/O会产生高频噪声。由于电流浪涌，切换高灌电流I/O可能导致电源电压小幅下降。
PCB上与模拟输入走线交叉的数字走线可能影响模拟信号。通过让接地走线来屏蔽模拟信号，可以减少串扰产生的噪声。PCB布线时，应考虑对ADC输入信号给予屏蔽，可在信号线周围铺铜并就近接地，同时应尽量缩短走线距离。另外在ADC采样和转换时间内实现I/O引脚变化量最小化，对减小对ADC的干扰很有帮助。

发表于 2021-10-8 15:25

2.2.8 EMI产生的噪声
邻近电路产生的电磁辐射可能在模拟信号中产生高频噪声，此时PCB走线相当于天线接收干扰噪声。使用者可以通过在可能的发射源和接收器之间提供物理隔离，或通过适当的接地和屏蔽措施对它们进行电气隔离。
沿敏感模拟信号布置接地走线，在PCB上提供屏蔽。双层PCB的另一侧也应具有接地板。这样可以防止干扰和I/O串扰影响信号。应使用屏蔽线缆将远距离信号（例如：传感器）连接到PCB或注意尽可能缩短PCB上信号的路径长度。晶振、时钟以及存在快速变化的信号线尽量远离ADC输入信号。

发表于 2021-10-8 15:26

3 ADC输入源阻抗对测量的影响和正确的设置方式
SAR ADC的量测要求设置足够的采样时间让ADC内采样电路充分充、放电，以获得转换的准确性。多通道间切换的使用也是同样道理，足够的采样时间可以避免输入通道间的交互干扰（cross-talk）。为了计算估计的采样时间，图3给出一个能近似ADC采样线路的等效阻值和容值（包含：模拟多工器、模拟开关、寄生电容、采样电容…等）的电路图。

191020pz5zo4zskapxa374.png.thumb.jpg

其中模拟信号输入源对ADC的输入阻抗（RAIN），直接与ADC采样时间有关，影响ADC转换结果甚巨。未考虑输入阻抗使得ADC输入的外部器件与软件设置的采样时间不批配，往往是造成ADC使用问题的原因。以下分别针对信号源具有一般输入阻抗或高输入阻抗，分别探讨如何正确设置ADC的软、硬件。

发表于 2021-10-8 15:26

3.1 一般输入阻抗的测量设置
VC是内部CADC电容两侧的电压（请参见图4）。对于给定的采样tC，可以考虑VAIN = VREF+所对应的tC需要采样时间是最大值，因为此时CADC电容需要最多时间从0 V充电到VAIN。因此，VAIN= VREF是验证最大源电阻时要考虑的最坏情况。通过软件设置增加采样时间或降低ADC时钟频率可等效加长采样时间，当采样时间越长越可以获得好的转换结果。

191041y24avsh4hzlhz54s.png.thumb.jpg

一般我们假设允许的最大误差等于1 LSB，照RC充放电公式：

其中V（t）带入 VAIN带入VREF；而时间常数τ=（RAIN + RADC）x CADC，
采样时间大于8.32 x（RAIN + RADC）x CADC就可达到1LSB误差之内。若使用者要求较低的准确度，可进一步增大允许的外部电阻RAIN。

发表于 2021-10-8 15:26

3.2 高输入阻抗的测量设置
ADC输入信号源常有存在高阻特性。例如系统电池电压经电阻分压后输入给ADC采集，因分压电阻会形成一个直流耗电路径，为节省耗电，分压电阻串常使用100 kΩ到1 MΩ的阻值组合而成。又或者有些传感器本身为弱电流输出，通过外接一大电阻转换为电压后输入给ADC。以上硬件往往都无法以上一节方法调试出适合的采样时间，（例如软件已设置采样时间至最大值仍无法获得准确的转换值，或降低ADC时钟又使得整体采样间隔太长，）此时可以在ADC输入通道前增加运算放大器，可以提高输入驱动能力，如图5。此方案可大大缩短ADC的采样时间以及采样间隔，但缺点是增加了器件成本。另外在设计前置放大器时，必须注意可能额外产生的误差（例如额外的偏移、放大器增益稳定性或线性、频率响应）。并且若未慎选运算放大器，这些放大器的误差会成为另外测量误差的来源。
191059egih5gfb2wcgf2c6.png.thumb.jpg

若硬件电路不容许增加运算放大器，无法通过提高采样时间满足要求，此时还可以采用外接电容作为电荷存储器的方法。
SAR ADC内部采样保持电容在采样开关接通后，在采保电容稳定时间内需要一个足够的充放电电流，而通常实际的信号电路若具有较高的输入阻抗，往往不能提供足够大的电流快速为ADC内采样电容充电。为此大部分的应用都采用在ADC输入管脚到地接一个外部大电容作为一个电荷存储器，即图3中的CEXT。这个电容参与采样时电路的充放电过程，以便向SAR ADC采样电容提供充足的电荷，而对内部采样电容进行快速充电，并且稳定ADC输入点的电压。此CEXT与RAIN组成的RC滤波器也顺带限制到达ADC输入端的带外噪声，同时也帮助衰减ADC输入端中开关电容频繁切换和通断的反冲噪声影响。当然此RC滤波器也限制了VAIN信号源的截止频率。

发表于 2021-10-8 15:27

计算CEXT
当采样开关接通后，会在CEXT和CADC之间有一段电荷重新分配的过程，这一段RC时间常数主要是由RADC的最大阻值和CADC的最大容值决定的。
在考虑CEXT和CADC之间电荷分配时，CPAD因为相对微小且与CEXT并联，是可以忽略的。电荷分配的算式是基于「分配前的全部电荷等于分配后的全部电荷」。
假设现在CADC是完全放电的，而CEXT储存着和VAIN一样的电压。VC（分配后的电压）定规为VAIN的0.999939倍，这个意义是VC最后徧差在VAIN的1 LSB之内，以12位解析度来记算。

例如CADC= 15 pF,
CEXT = 4095 x 15 pF= 61.4 nF。
这是CEXT的绝对最小值。在实际选择器件值时必需确认考虑到器件误差和老化因素，选择大一点的值是可以的，如68 nF。如果电容值选择再大，其实对采样时间要再缩短并没有实质帮助，反而限制了ADC输入信号的频宽。
但如果一个12位的ADC配罝CEXT < 4095 x CADC，反而会要求相当大的采样时间让CADC充电足够。所以若CEXT < 4095 x CADC而且使用者若没有需要anti-aliasing滤波器的情况下，还不如不要加CEXT。
若要求的精准度没有这么高，CEXT的数值可以照前面公式减小，这时ADC输入信号的频宽就增大了。相反的若要求精准度，CEXT就必须提高了，就要付出ADC采样时间间隔要拉大，ADC输入信号的频宽缩小的代价。

发表于 2021-10-8 15:27

计算RAIN
所有对外部电容CEXT充电的阻值总合程为RAIN，也就是从CEXT看到驱动信号源的等效阻值。当RAIN变大，RAIN和CEXT所型成的截止频率就会变低。这表示当输入信号开始变动到CEXT电荷稳定的这段反应时间会增加。
要准确度稳定达到12位解析度误差1 LSB之内，RC线路的时间常数要求为：
倍。

Cext和Rain型成的截止频率为：

以前段CEXT= 62 nF为例，若RAIN = 200 Ω，截止频率可达9.7 kHz；但若RAIN = 20 kΩ，仅可接受97 Hz。源的频率若超以上截止频率，ADC转换结果会不准确。
注意此时程序不得将ADC设定为连续模式，而应设定为单点模式或以定时器间隔触发转换，软件必须确保两次转换之间的时间间隔等于或大于1/f。

采样时间不足的后果
若遵照计算CEXT的方式在ADC输入放置足够大的CEXT，要使CADC稳定所需要的时间就显得非常短。另外也只有一个情况之下可以不需要CEXT就是RAIN很小的时候。一般来说RAIN很小是因为传感器有输出缓冲极，这是RAIN都小于100 Ω。以上情况采样时间都容易满足。
不足的采样时间会造成ADC通道间互相干扰。就如本文开头所讨论的，这是因为电荷从一个通道累积在CADC上并转移到另一个通道，造成通道间互相影响。

发表于 2021-10-8 15:27

信号源高阻的后果
通常造成以上所述通道间干扰的原因是因为信号源输入阻抗太高了。若要达到1 LSB的准确度，就必需在各通道转换中间加入延时，后果就是整体的转换时间变慢。
如果没有加上CEXT或着电容值太小，而采样时间又不足，ADC转换出来的结果因为通道间干扰而永远达不到1 LSB的准确度。

3.3 关于输入阻抗匹配的其他建议
以近期ADC朝向低功耗、高采样频率、并复杂功能的方向进行设计，ADC的采样行为已经不是如上文以一阶简易的RADC和CADC模型可以仿真的了，因此近期普遍ADC规格中只提供CADC的典型值，而不再提供RADC数值。取而代之的是ADC输入信号阻抗（RAIN）与采样时间（ts）的对应关系表，如下表所示。（下表自AT32F403A系列数据手册截取。）
表1. fADC = 28 MHz时的最大RAIN(1)

TS （周期）	tS （μs）	最大RAIN （kΩ）
1.5	0.05	0.1
7.5	0.27	0.6
13.5	0.48	1.2
28.5	1.02	2.5
41.5	1.48	4.0
55.5	1.98	5.2
71.5	2.55	7.0
239.5	8.55	20

(1) 由设计保证。

在可以得知ADC信号源的输入阻抗时，使用者不需进行计算，只要照表格指示透过软件设置足够的采样时间，一般都会得到合理的ADC转换值。但在一般情况下，使用者常常难以直接或间接得知ADC输入信号的阻抗时，最好的方法是逐步调试软件采样时间。
使用者可以依照下述步骤调试ADC的采样时间：
(1) 首先设置ADC时钟频率为最高值，并设置采样周期为最大值；
(2) 尝试ADC转换并检视转换结果；
(3) 若转换数值符合预期，则可逐步调试减小采样周期并观察ADC转出值，以求得足够而不过长的采样时间；
(4) 若最大采样时间所得转换值不符合预期，使用者需要降低ADC时钟频率，或是照着前文计算并外加合适大小的CEXT；硬件设置完成后再修改软件设置，逐步调试出合适的采样时间及采样间隔。
另外若采样间隔时间许可时，采取一些软件技巧也会提高ADC转换的准确度，例如：
(1) 采用平均法、移动平均法、或中值滤波；
(2) 对同一ADC通道采样两次，将第一次的值丢弃而使用第二次的采样的值。此种方式可以消除输入源内阻过大而在不同通道切换时，上一个通道的电压来不及从采样电阻放电而累积的电荷，导致影响下一个通道的转换值；
(3) 若ADC输入信号大约在0 V到VREF+/2时，可交替转换该ADC输入通道和内部VREFINT源，也可达到让采样电阻有足够时间充放电的效果，避免通道间干扰。若有内部VSSA通道，交替转换ADC输入通道和内部VSSA通道效果会更好且省时。因为让ADC采样电路放电到VSSA比起充放电到VREFINT可以以更快的采样时间达成。

发表于 2021-10-8 15:28

4 其它ADC应用指南
4.1 内部参考电压VREFINT的设置目的与使用方式
内部参考电压（VREFINT）为ADC提供了一个稳定的电压输出。VREFINT内部连接到ADC1_IN17输入通道上，用于将VREFINT的输出转换为数字数值。
VREFINT是一个芯片内部的一个恒定电压信号源，按规格为1.2 V±3.3 %，在所有VDDA操作电压范围内都维持在此稳定电压规格内，不随VDDA电压变动而变化。因此，VREFINT在ADC的外部VREF+（通常与VDDA同电源）的电压未知或VVREF+电压会变动时（例如：使用电池电源），可用来参照推算出VREF+或VDDA电压以及各ADC_IN输入的准确绝对电压值。
例如：选定VREFINT通道经ADC转换后数值若为1650（Code_VREFINT），就可以推算出电压满格的VREF+或VDDA的电压为1.2x 4096 / 1650 = 2.979 V。此时若另一选定的ADC_IN外部通道转换出来的数值为800（Code_VAIN），就可采用以下两种计算方式：1.2 x 800 / 1650或2.979x 800 /4096，计算出此外部信号电压VAINx为0.582 V。
以上范例使用公式如下：
VREF+或VDDA = (VREFINT) x 4096 / (Code_VREFINT)
VAINx = (VREFINT)x (Code_VAIN) / (Code_VREFINT)
VAINx = VREF+或VDDA x (Code_VAIN) / 4096

发表于 2021-10-8 15:28

使用者可以根据应用系统电源的特性，决定对VREFINT转换次数及间隔。若电源为电压未知但不变动，可于系统上电后并在ADC初始化并校正后，一次性对VREFINT转换；若电源为变动电压，就要根据电源变动速度和系统需求决定对VREFINT转换间隔，多次对VREFINT转换并更新此参照值，甚至需要对ADC重新校正。另外温度变化也可能使电源情况有改变，也可参考2.2.6节内容启动对VREFINT转换。
因VREFINT为内部弱电压源，ADC进行采样时需要足够时间让VREFINT为采样电路正确充放电，使用者需确实遵照数据手册中的TS_VREFINT参数为VREFINT设置足够的采样时间，以获得正确的转换数值。

一键分析设计隐患，首款国产PCB DFM分析软件免费用！
地址下载（电脑端下载）：
https://dfm.**/uploads/software/promoter/hqdfm_wanghemu.zip

无需安装！手机即可在线查看+文件共享 ↓ ↓ ↓
Web端地址（直接点击）：
https://dfm.**/viewer/?from=wanghemu
想了解更多的详细介绍可以百度搜索“华秋DFM”官方链接

[应用相关] 如何提高AT32的ADC转换精度

相关帖子

浏览过的版块