人家只是提醒你,看了你那个波形,还真是内部Mos的压降,不要用你的散件说事情,你玩7年就是大神,我玩了三十多年,越用越不知所以,汗颜呀,这个事情多年前我就发现了,当时问过厂家,看了你那个波形,应该是他们说的那个情况,厂家设计基本都是用购买的核,而不是单个器件去堆叠,同时为了抑制上下沿的震荡,有些设计厂家会加入抑制电路,做的好的压降是0.3V左右(上升VCC-0.5V或者下降0.5V开始出现曲线),至于你的0.7V我没有遇到过,年轻人不要那么大的火气,人家好意提个参考,咋就冲天**一样呢。况且人家也没有收你一分报酬不是。说的对你就采纳,说的不对忽略就是。 |
|