STM32 SPI TX FIFO处理

只看该作者 · 2023-1-31 23:53

有没有遇到这种情况，在MCU 的SPI作为slave时，为了提高传输效率，提升速率，会提前将数据写入TX FIFO中，一般情况下不会出问题，但有些SPI Host 的波形不规范，例如下面：

在传输数据时会多发几个CLK，这会导致TX FIFO的数据传至移位寄存器中，会让MCU 的SPI 误以为数据已经发送；

只看该作者 · 2023-1-31 23:57

这里几点需要注意：

1. STM32 的SPI Slave 在NSS 为unselected时，并不会处理TX FIFO的数据（清除）；

2. STM32 的TX FIFO 没找到对应的Flush操作，意思是，FIFO里的数据不能被手动清掉；

3. STM32 SPI TX FIFO是单次16bit 写入的，不支持8bit写入；

4. 上图中，MCU 会认为在最后几个CLK，FIFO中的8bit数据已被发送；剩余的8bit会在下个SPI CLK到来时发送到总线上，这会导致数据错位，而且由于无法Flush FIFO，所以这个错位会一直错下去，无法修复，除非在填充FIFO的时候就使用错位的数据，这样操作太过于麻烦；

只看该作者 · 2023-1-31 23:58

针对这个问题，有下面几点思路：

1. 若已知HOST SPI的访问格式，比如第一次读取固定长度的数据，就可以在FIFO填入对应长度的数据后，停止填充FIFO，当然这样会导致TXE的中断不停产生；

只看该作者 · 2023-1-31 23:58

2. 在TXE中断中判断NSS 是否为unselected，若是，可以填充一次16bit 的dummy数据到FIFO，这样TXE中断就不会持续产生，待到下一次有效的CLK到来时候，dummy数据被发送到总线上，数据并不会产生错位。一般SPI 头4个字节对应的一些操作命令，所有dummy数据发到总线上不会有什么问题；

只看该作者 · 2023-1-31 23:58

看看对比：
修改之前：

数据错位；

只看该作者 · 2023-1-31 23:58

修改之后

这样数据就okay了；

只看该作者 · 2023-1-31 23:59

说穿了，还是host spi 的CLK不规范，但STM32也没有合理的清FIFO的操作，才考虑这样剑走偏锋的办法..