打印
[综合信息]

Jlink四线SWD需不需要接上下拉电阻啊?

[复制链接]
楼主: onlycook
手机看帖
扫描二维码
随时随地手机跟帖
21
pentruman| | 2023-6-10 16:20 | 只看该作者 回帖奖励 |倒序浏览
为了保证SWCLK和SWDIO引脚在空闲情况下的电平为低电平,需要在这两个引脚上分别加上一个10K欧姆的下拉电阻。

使用特权

评论回复
22
chenqianqian| | 2023-6-11 19:36 | 只看该作者
不用加,按照标准电路设计即可。

使用特权

评论回复
23
小小蚂蚁举千斤| | 2023-11-30 22:12 | 只看该作者
一般不用直接链接下载

使用特权

评论回复
24
chenqianqian| | 2023-12-1 07:41 | 只看该作者
可以不用加,内部有上下拉电阻。

使用特权

评论回复
25
鹿鼎计| | 2023-12-4 13:19 | 只看该作者
不需要,这些IOs在开机时已经默认上拉或下拉了

使用特权

评论回复
26
V853| | 2023-12-4 13:54 | 只看该作者
下载程序不同于用于不同目的的其他模块,所以它不需要那么多电流,对吧

使用特权

评论回复
27
理想阳| | 2023-12-7 09:27 | 只看该作者
SWD接口不需要在复位线和地线上增加下拉电阻。

使用特权

评论回复
28
天天向善| | 2023-12-10 20:18 | 只看该作者
SWCLK和SWDIO引脚都需要添加一个下拉电阻。

使用特权

评论回复
29
digit0| | 2023-12-10 22:02 | 只看该作者
三线制SWD和四线制SWD有什么不同?哪一种更常用

使用特权

评论回复
30
SynwitMCU| | 2023-12-11 09:10 | 只看该作者
digit0 发表于 2023-12-10 22:02
三线制SWD和四线制SWD有什么不同?哪一种更常用

四线应该是多了 RESET 引脚,SWD 端口有上拉会更好

使用特权

评论回复
31
Pretext| | 2023-12-11 13:15 | 只看该作者
SWDIO和SWCLK需要连接一个拉出电阻,而不是其余的。

使用特权

评论回复
32
weifeng90| | 2023-12-12 07:59 | 只看该作者
一般不用接,和芯片内部结构设计有关系,按照官方推荐设计做就行了。

使用特权

评论回复
33
LinkMe| | 2024-2-2 19:43 | 只看该作者
按照详细的接口类型以及电气特征,举行精确的io毗连以及旌旗灯号层面的立室。

使用特权

评论回复
34
AIsignel| | 2024-2-6 21:02 | 只看该作者
在毗连j-link时,必要按照具体情况来选择是不是参加下拉电阻。

使用特权

评论回复
35
芯路例程| | 2024-2-6 22:21 | 只看该作者
对于SWD数据线和时钟线,可以适当增加一个下拉电阻,以避免信号干扰和误差。

使用特权

评论回复
36
朝生| | 2024-2-7 08:14 | 只看该作者
一般常用作拉拔,电阻值在10k左右

使用特权

评论回复
37
LLGTR| | 2024-2-18 13:25 | 只看该作者
无需添加,只需按照标准电路设计即可。

使用特权

评论回复
38
软核硬核| | 2024-3-6 07:41 | 只看该作者
通常,不需要直接链接下载

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则