兼具FPGA开发和IC前端设计相关知识的教材

只看该作者 · 2023-9-8 09:19

推荐教材，Verilog数字系统设计与FPGA应用（第2版)（MOOC版）（高等学校电子信息类专业系列教材），推荐理由：兼具FPGA开发和IC前端设计详细流程：vcs仿真和DC综合。

只看该作者 · 2023-9-26 14:04

这本书配套免费视频网址：https://coursehome.zhihuishu.com/courseHome/1000002108#teachTeam

只看该作者 · 2023-10-20 08:18

Verdi Debug 系统适用于数字电路的设计与验证，它提供了一系列工具使工程师能够快速的
了解和掌握设计的结构，并提供行为分析方法，提取整个区域里完整的、全局的、相关的
图示，极大的提高 Debug 效率，从而有效的提高生产率。
Verdi 支持各种硬件描述语言如 VHDL、Verilog、SystemVerilog，同时集成支持验证描述语言
Vera、e 语言、SVTB、UVM 等，并且支持 Assertion 描述语言 SVA、psl 等。数字 IC 设计的
整个验证过程都可以在 Verdi 中分析与调试。
Verdi 的主要功能模块有：
nTrace：这是一套源码追踪工具，工程师可以查看设计层次结构和源码（支持
Verilog、VHDL、SystemVerilog、三者的混合代码以及电源设计语言如 CPF/UPF），跟踪
driver/load 信号，标注波形信号值等功能。
nSchema：这是一套电路原理图萃取工具，可以根据相关的 RTL 或者 Gate-level 的代码
智能的创建层次化的电路原理图，方便跨层次结构进行信号追踪。
nWave：这是一套波形显示工具，提供了一个易于理解和非常直观化的视窗来帮助工
程师分析信号。
nState：有限状态机提取及分析
nCompare：不同设计阶段的仿真结果的比较
Assertion Debug：帮助工程师分析 Assertion 结果
Testbench Debug：帮助验证工程师 Debug Testbench
Verdi 的工具不局限于此，更多了解请查阅 Verdi 的用户手册。
Verdi 为用户提供的强大功能可以极大的提高工程师的工作效率，因此掌握如何使用 Verdi
是每个工程师的必修课。

只看该作者 · 2023-10-20 08:20

Makefile脚本文件：
使用 Makefile 脚本自动执行编译仿真命令
虽然使用命令行可以方便执行仿真任务，但是实际工程中，文件量大，每次仿真都敲一
遍所有命令，浪费时间，可以将这些语句写入自动化运行的脚本中，在需要的时候直接
调用脚本执行命令即可自动完成编译和仿真的过程，这里介绍使用 Makefile 脚本来实现
编译仿真
a) 用 gvim 来创建 Makefile 文件：
gvim Makefile
b)编辑该文件，写入如下命令：

c) 如上图，当在 terminal 中输入 make 命令时，默认将执行目标 all，而 all 依赖于
compile 和 simulate 的两个命令。首先执行 compile 命令，然后执行 simulate 命令。
如果单独执行 compile 和 simulate 命令，可以在 terminal 中输入：
make compile; make simulate
d) 当要打开 GUI，进行 DEBUG 时，在 terminal 中输入：make run_dve
e) DEBUG 结束，要删除中间文件，在 terminal 中输入：make clean
说明：在每一次修改源代码之后，重新运行编译和仿真时，都需要将当前的仿真目
录删除干净，也就是把上一次编译和仿真生成的文件全部删掉；不然，旧的文件会
影响下一次的仿真

兼具FPGA开发和IC前端设计相关知识的教材

相关下载