打印

有关光耦上升沿和下降沿延时的探讨

[复制链接]
8648|16
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yhf311|  楼主 | 2012-6-13 18:15 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 yhf311 于 2012-6-18 08:55 编辑

有关光耦的上升沿,下降沿延时,论坛中也有很多帖子讨论,很多大侠都给出了相应的结论,但是对这个结论的原理分析,则相对较少,现工作中发现类似问题,想通过自己整理的一份简单文档,抛砖引玉,希望能够有大侠做较详细的分析。      首先电路原理图如下所示,该电路实现了同一通道分时复用,现在生产中有发现个别表出现通讯时好时坏的情况,现通过示波器双踪观察,测得IC-DATAIC-REC DATA的波形如图1,2所示:



结论:通过光耦后,上升沿延时达到了32uS。下降沿延时不明显


2.通过调整电阻R181电阻值到2K,通讯效果明显改善,同时波形如3,4所示


     结论:上升沿的延时已经缩短为20 uS。下降沿依旧比较小
3.同时通过调整R191330,也可以明显改善通讯效果,同时波形如5,6所示



     结论:此时的上升沿延时已经缩短到10 uS。同时下降沿延时也相应的变大为14 uS


综上分析得:IC8内部三极管的工作状态也从饱和态向放大态改变,这样导致的结果就是IC-REC DATA的低电平从原来的480mV增加到720mV.同时有实验结果可知减小光耦驱动端电流或者减小光耦后端的负载电阻(及增加负载电流)都可以缩小上升沿的延时。




对以上结论的分析:导致上升沿延时的主要原因是C,E之间的电容Cce的充放电,RL越小,则相应的时间常数也小,上升沿延时就小。(觉得个人的分析不是很正确,希望有大侠对这一点做进一步补充)

1.png (5.4 KB )

1.png

2.png (5.01 KB )

2.png

3.png (5.31 KB )

3.png

4.png (5.27 KB )

4.png

5.png (5.9 KB )

5.png

6.png (5.63 KB )

6.png

光耦传输电路.png (29.03 KB )

光耦传输电路.png

相关帖子

沙发
fzyuan| | 2012-6-13 20:24 | 只看该作者
没错,光耦的手册上就是这么说的。

使用特权

评论回复
板凳
yhf311|  楼主 | 2012-6-13 22:43 | 只看该作者
楼上可不可以具体谈下导致上升沿和下降沿延迟的原因。

使用特权

评论回复
地板
MCU52| | 2012-6-13 22:54 | 只看该作者
”减小光耦驱动端电流可以缩小上升沿的延时“是增大还是减小?
电路图呢

使用特权

评论回复
5
yhf311|  楼主 | 2012-6-13 23:28 | 只看该作者
回4楼,是主贴第2条,讲前端驱动电路中的电阻R181有原来的1K,增加到2K,减少驱动电流,从图3可以看到上升沿的延时从图1的32uS缩短到20uS。

使用特权

评论回复
6
Siderlee| | 2012-6-13 23:33 | 只看该作者
还没用过延时那么长的光耦

使用特权

评论回复
7
yhf311|  楼主 | 2012-6-13 23:43 | 只看该作者
使用的是COSMO 1010D,贴上PDF资料,上面的典型上升沿和下降沿是5uS左右,最大也才20uS,莫非是我使用不当导致!

cosmo-1010.pdf

732.25 KB

使用特权

评论回复
8
yinyehua| | 2012-6-14 14:46 | 只看该作者
“对以上结论的分析:导致上升沿延时的主要原因是C,E之间的电容Cce的充放电,RL越小,则相应的时间常数也小,上升沿延时就小。(觉得个人的分析不是很正确,希望有大侠对这一点做进一步补充)”

用过NEC2501,问题和这类似,估计问题出在光耦自身特性上,但应与Cce电容无关吧。

使用特权

评论回复
9
perfei| | 2012-6-14 15:08 | 只看该作者
图呢?

使用特权

评论回复
10
yhf311|  楼主 | 2012-6-14 18:29 | 只看该作者
帖子不能沉啊,期待大侠!

使用特权

评论回复
11
xxlin1984| | 2012-6-15 16:44 | 只看该作者
先把电路图补上

使用特权

评论回复
12
yhf311|  楼主 | 2012-6-18 08:56 | 只看该作者
不好意思,前几天出去了,不在公司,今天把电路图补上。

使用特权

评论回复
13
xxlin1984| | 2012-6-18 10:33 | 只看该作者
这些数据手册上可以查到的:

这是PC817的边沿延时,从图上可以看出--I_F固定时,负载越小,延时越小。
这点和你的结论一致。



这是I_F与Vce的曲线,从图上可知--负载固定时,I_F越大,Vce越小(意味着三极管驱动能力更强)。
故,R181从1K改为2K使上升沿延时变小的原因应该和光耦无关,怀疑是Q19引起的。
LZ可以测一下IC8_pin1和IC-DATA的延时,对比下1K和2K的延时。

使用特权

评论回复
14
yhf311|  楼主 | 2012-6-18 16:46 | 只看该作者
回XXLIN1984,你在13楼的解答,有关图12的分析中得到:负载固定时,I_F越大,Vce越小(意味着三极管驱动能力更强)。
根据实际曲线确实Vce随着I_F增大而减小,这是两个原因导致。1为CRT变大,即三极管驱动能力变大(看图中IC为3mA是CRT为120%和IC为7mA是CRT为140%),2为VCC固定,Ic随着I_F增大而增大,RL上电压增大。

使用特权

评论回复
15
鸟鸟| | 2014-2-18 11:36 | 只看该作者

使用特权

评论回复
16
asdfg12622| | 2015-8-26 10:33 | 只看该作者
在吗  请教一下

使用特权

评论回复
17
jiameimei| | 2016-8-5 15:59 | 只看该作者
请问光耦延时原边电流一致时,仅与负载有关吗

使用特权

评论回复
18
xuchenglong1992| | 2019-7-19 15:11 | 只看该作者
有大侠知道,光耦对波形的上升沿的有什么影响了?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

21

主题

1218

帖子

4

粉丝