dsPIC33A 中，外部 8MHz MEMS 时钟配合 PLL 比内置 FRC 时钟的抖动控制优势，源于时钟

发表于 2026-4-22 09:45

外部 8MHz MEMS 时钟Q 值高、相位噪声极低、温漂 / 电压漂移小，作为 PLL 参考源，能大幅抑制 PLL 倍频带来的累积抖动；而内置 FRC 是 RC 振荡器，固有抖动大、易受温度 / 电压干扰、相位噪声差，PLL 倍频后抖动会被放大，故前者抖动控制优势源于低噪声、高稳定的外部时钟基准。

发表于 2026-4-23 11:39

dsPIC33A 使用外部 8MHz MEMS 晶振 + PLL，相比内置 FRC，抖动更低、相位噪声更小。MEMS 是高精度谐振源，频率稳定度远优于 FRC；PLL 在低抖动基准下倍频，周期抖动、周期到周期抖动显著改善。FRC 受电压、温度影响大，噪声高；外部 MEMS 提供纯净时钟，更适合高分辨率 PWM、高精度通信、电机控制等低抖动需求。

发表于 2026-4-29 10:42

优势源于外部 MEMS 时钟更低的相位噪声、更优的电源 / 温度抑制、更纯净的基准频谱。内置 FRC 是片上 RC 环振，受电压、温度、工艺漂移大，相位噪声高、抖动大；MEMS 8MHz 基准干净、抖动小，经 PLL 倍频后仍保持低抖动，远优于 FRC+PLL 方案。

发表于 2026-5-2 19:18

源于时钟源本身的固有抖动差异，以及 PLL 对参考噪声的整形 / 放大特性。

发表于 2026-5-4 09:54

PWM 抖动的本质是系统时钟周期的随机偏差 + 相位噪声累积，外部 MEMS 时钟 + PLL 相比内置 FRC，从基准源本底噪声、温漂 / 时漂、抗干扰、相位累积误差、PLL 滤波整形五个硬件维度压低了时钟周期标准差，最终把 PWM 抖动从 1.7ns 压到 1.2ns 级别。

[PIC®/AVR®/dsPIC®产品] dsPIC33A 中，外部 8MHz MEMS 时钟配合 PLL 比内置 FRC 时钟的抖动控制优势，源于时钟

浏览过的版块

技术新星奖章

湍急之河流

社区建设奖章

经常做客