时钟树核心要点

发表于 2025-11-12 20:20

SYSCLK (System Clock): 经过选择后，最终驱动单片机内核的主时钟。
AHB总线: 高速总线，直接连接单片机、DMA、内存等。SYSCLK通常会经过一个AHB预分频器，得到HCLK。
APB总线: 外设总线，速度较慢。HCLK会再经过APB预分频器，得到PCLK1和PCLK2。

发表于 2025-11-13 06:05

合理配置时钟降低功耗。

发表于 2025-11-13 10:15

GD32 的每个外设都有一个时钟门控开关。在初始化外设前,必须先使能其时钟;不需要时,可关闭其时钟以节省功耗

发表于 2025-11-13 11:02

内部时钟：HSI、LSI；
外部时钟：HSE、LSE；
锁相环：倍频HSE/HSI输出，最高可达72MHz

发表于 2025-11-13 12:16

休眠模式下，关闭 PLL 和高频时钟源，仅保留唤醒源所需时钟。
深度睡眠时，可将 AHB/APB 分频系数调大，降低外设时钟频率，进一步降低功耗。

发表于 2025-11-13 13:50

时钟树设计的核心是 “源头精准、分配合理、稳定可靠、功耗优化”

发表于 2025-11-13 14:46

高速外部时钟：由外部晶体振荡器提供，精度高，但启动慢。
高速内部时钟：芯片内部RC振荡器，启动快但精度低。
低速外部时钟：32.768kHz晶体，专为RTC提供低功耗时钟。
低速内部时钟：内部RC振荡器，用于独立看门狗或低功耗模式下的RTC备份。
PLL：将HXTAL或HSI时钟倍频，为高速总线提供高频时钟。

发表于 2025-11-13 15:10

GD32的时钟树是一个多源、多路径的分配网络，负责将各种时钟源灵活、安全地分配给内核、存储器和各个外设。

发表于 2025-11-13 16:15

时钟树本质是一个分层级的时钟分配网络，从顶层时钟源到末级外设时钟，逐级分配和调整时钟信号。

发表于 2025-11-13 16:56

动态调整时钟根据外设需求动态切换分频系数。
降低功耗在空闲时切换到HSI或降低总线频率。
避免时钟冲突确保外设时钟源与总线时钟匹配。

发表于 2025-11-13 18:15

内部时钟：无需外部晶振，成本低、启动快，但精度低，适合对时钟精度要求不高的场景。
外部时钟：需外接晶振，精度高，适合 UART、CAN、RTC 等对时序要求严格的外设。
PLL 锁相环：将输入时钟倍频到高频，为单片机提供高性能时钟，是高频运行的核心。

发表于 2025-11-13 19:17

每个外设都有独立的时钟使能开关，未使用的外设需关闭时钟，降低功耗。
部分外设支持多种时钟源选择，需根据外设特性匹配。
特殊外设时钟：RTC 优先选 LSE，CAN 需稳定的高频时钟，避免通信误码。

发表于 2025-11-14 20:28

超出限制会影响稳定性和硬件安全，需注意合理使用。

发表于 2025-11-16 11:58

配置时钟树时要按源开始，逐步分配，根据需要优化，确保稳定和高效。

发表于 2025-11-17 17:58

使用PLL倍频技术，将低频时钟提升至高速，再通过分频，确保高速外设获得合适的工作频率。

发表于 2025-11-18 23:46

PLL不稳定，可能因温度变或布线过长干扰，需优化电路设计。

发表于 2025-11-20 08:30

给单片机和外设配时钟信号，保证它们运**，动作准时。

[研电赛技术支持] 时钟树核心要点

浏览过的版块

十世金身

技术领袖奖章

坚毅之洋流

终身成就奖章

技术新星奖章

沉静之湖泊

无冕之王奖章

常驻人口

突出贡献奖章

技术高手奖章