[TRAVEO™] CYT2B7的PWM模块在低占空比时输出失真,怎么调整?

[复制链接]
133|44
sdCAD 发表于 2026-6-19 14:14 | 显示全部楼层
CC 值小于死区或小于最小可分辨 tick、Center Align 模式限制、或互补死区把脉宽吃光。
朝生 发表于 2026-6-19 14:26 | 显示全部楼层
TC4420等高速驱动适用于MOSFET和LED,减少栅极电容和电阻,缩短延时,提升驱动效率。
loutin 发表于 2026-6-19 19:17 | 显示全部楼层
在PWM信号线上增加RC滤波电路,滤除高频噪声,但需注意滤波时间常数不可过大,否则会平滑占空比细节
robincotton 发表于 2026-6-19 19:44 | 显示全部楼层
是否在中心对齐模式下强求了接近0的CC值?能否切换边缘对齐或提高CC下限?
primojones 发表于 2026-6-19 20:13 | 显示全部楼层
调整死区时间能改善吗?              
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部
0