[LKS32 硬件] 晶振的PCB布局建议

[复制链接]
91|2
OKAKAKO 发表于 2026-5-21 17:34 | 显示全部楼层 |阅读模式
PCB 布线建议
1、从OSC_IN/OSC_OUT 连接到晶体、外部负载电容之间的信号线尽可能短,这样会减小寄生
电容的大小并提高晶体振荡电路抗串扰性和抗电磁干扰EMI 的能力。
2、数字信号线路特别是时钟信号和频繁开关信号的线路,尽可能的远离晶体振荡电路部分,
否则数字线路的串扰可能会影响小振幅的正弦振荡信号。
3、对于多层PCB,应避免在振荡电路的下方走任何的信号线,且下方的层应保证完全的铺地。
4、晶体和振荡电路走线周围应包地处理,接地走线必须为独立接地,不应有电流经接地走线
流进流出其它器件。
5、主振荡环路电流在晶体和两个负载电容之间流动。这个信号路径(晶体至CL1 至CL2 至晶
体)应该尽可能的短并且应采用对称设计,因此两个电容器的接地连接尽可能的接近且不要连接
到周围的接地走线上。
6、晶体到OSC_IN/OSC_OUT 的信号线上不应放置任何的过孔和测试点。
7、晶体不可放置在PCB 板的边缘,应尽可能的远离强电磁干扰电路和强干扰源。
8、为了减少高频噪声在PCB 上的传播,MCU 需要有一个稳定的电源,以确保无噪声的晶体振
荡,应该在MCU 供电端口就近放置合适的去耦电容。
9、灰尘污染会增加寄生电容,降低信号的隔离效果。高湿度和水分会导致漏电流的问题。这
些均会增加启动的时间甚至导致振荡器无法起振,因此建议在PCB 上做三防涂覆。

评论

时钟走线尽量避免换层  发表于 2026-5-22 16:04
tpgf 发表于 2026-5-22 16:03 | 显示全部楼层
晶振正下方所有层需铺设完整地平面,禁止分割或铺铜,既作为信号回流路径,又起到屏蔽作用,防止寄生电容影响晶振频率,同时避免下方走线引入噪声。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

356

主题

2897

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部
0