PowIR SMD 的布局布线设计规范

发表于 2026-9-12 13:39

PowIR SMD氮化镓器件必须放置在PCB顶层，功率回路的所有功率器件尽可能集中摆放，器件之间的距离控制在5mm以内，从根源上缩短功率环路长度。

发表于 2026-9-13 14:09

优先参考英飞凌官方提供的参考设计或评估板布局，这是最直接有效的方法。

发表于 2026-9-13 16:59

在高di/dt下，会产生严重的电压尖峰和振铃，导致开关损耗增加、EMI恶化，甚至可能击穿器件。

发表于 2026-9-13 19:21

优先采用多层板结构，将功率回路的主电流路径所在层与完整的接地相邻层紧邻布置，利用层间互感抵消效应，大幅降低功率环路的寄生电感。

发表于 2026-9-13 21:09

多数 GaN FET 包含专用的源极开尔文引脚。必须将驱动回路与功率回路分离，驱动芯片的地必须以极小电感连接至开尔文源极，严禁直接使用高压开关节点作为驱动返回路径，以防止功率电流在源极电感上产生驱动干扰。

发表于 2026-9-15 21:27

PCB 走线和相邻层平面引入的寄生电容会影响开关速度，特别是开关节点的铜面积应尽可能小，以减小天线效应和米勒电容的影响。

发表于 2026-9-15 22:05

PowIR SMD布局要把功率回路面积压到最小，输入电容紧贴芯片，反馈走线远离开关节点。

发表于 2026-9-17 11:07

GaN门极驱动电阻Rg选型依据是什么？

发表于 2026-9-17 12:27

如何优化PowIR-SMD的PCB布局以提高开关效率？

发表于 2026-9-17 21:44

如何通过DPT测试具体量化换流环路电感对开关性能的影响？

发表于 2026-9-18 12:52

高dv/dt通过GaN器件的米勒电容产生位移电流，可能将栅极电压抬升至阈值以上，导致误导通，增加损耗甚至损坏器件。

发表于 2026-9-20 14:07

功率回路应使用充足数量的过孔以降低过孔寄生电感。采用分地策略，功率地与信号地单点连接，且 PGND 平面不应延伸至栅极驱动输出引脚下方。

发表于 2026-9-20 16:36

GaN功率回路中埋入式电容的应用细节？

发表于 2026-9-21 09:53

GaN 对寄生参数极其敏感，即使是几纳亨的寄生电感，也会在高速开关瞬间产生严重的电压尖峰、振荡或 EMI 问题。

[数字电源] PowIR SMD 的布局布线设计规范