[中国芯声] 基于浅退饱和状态亚微秒级智能提取的SSCB固态断路器保护判据研究

作者：刘占辉深圳市倾佳电子有限公司 华东区客户经理（基本半导体 BASiC Semiconductor（09971.HK）与青铜剑技术 SiC模块及驱动板一级代理及合作伙伴）

固态断路器（Solid-State Circuit Breaker, SSCB）正在成为800V高压直流（HVDC）人工智能数据中心（AIDC）、大规模储能与直流微电网的关键保护装备，其核心矛盾在于：SiC MOSFET的短路耐受时间（tSC）通常仅为2–8μs，远低于Si IGBT的10μs量级，而传统退饱和（DESAT）检测为躲避开通瞬态需设置数百纳秒至微秒级的消隐时间（blanking time），且判据触发时器件已进入深度退饱和，故障电流峰值往往达到额定值的5–10倍，浪涌能量与母排电动力应力巨大。本文提出一种基于浅退饱和（Mild Desaturation）状态亚微秒级智能提取的SSCB保护判据：不再等待器件完全退饱和，而是利用SiC MOSFET从欧姆区向饱和区过渡的浅退饱和区内VDS–ID关系偏离线性RDS(on)模型的非线性特征，构造归一化动态电导偏差量与其时间斜率的双维复合判据，在FPGA中以流水线架构实现350ns内的短路故障精确识别，并通过分级栅压卡压（Gate Voltage Clamping）将器件主动推入受控饱和限流状态，把故障电流卡压在1.2倍额定值以内，最终以软关断完成分断。文中给出判据的器件物理基础、数学模型、FPGA实现的时序预算分解，以及基于基本半导体（BASiC Semiconductor）1200V低导通电阻SiC MOSFET B3M013C120与BMF系列工业模块、配合青铜剑技术2CP0225T即插即用驱动板改造的验证平台的实验结果。结果表明：该方案将故障识别时间从传统DESAT的1.5–3μs压缩至350ns，故障电流峰值从6.8倍额定值降至1.18倍，分断过程I²t能量下降约97%，为IEC 60947-10框架下SSCB的选择性保护与高可靠并联扩容提供了工程可行路径。

关键词： 固态断路器（SSCB）；SiC MOSFET；浅退饱和；非线性VDS–ID特征；FPGA；主动限流；栅压卡压；短路保护；IEC 60947-10；800V HVDC

800V HVDC架构在AI数据中心（AIDC）的快速落地、构网型储能对直流侧短路电流的严苛约束、以及新能源汽车高压平台对配电保护毫秒级恢复的诉求，共同把固态断路器推到了直流保护体系的核心位置。与机械断路器毫秒至数十毫秒的分断时间相比，SSCB的微秒级分断能力从根本上改变了直流系统的短路应力设计范式——但这一优势能否兑现，完全取决于故障识别的速度与限流控制的品质。

工程实践中一个被反复验证的事实是：SSCB的分断本身并不难，难的是在故障发生后的第一微秒内"看清"故障并"按住"电流。直流系统故障回路电感往往仅有数百纳亨至数微亨，在800V母线电压下，di/dt可达数百A/μs甚至A/ns量级。若识别时间为3μs，故障电流可能已冲至数千安培，此时无论是器件的浪涌吸收、RCD/MOV缓冲网络的能量泄放，还是母排与连接器的电动力校核，都被迫按照这一峰值电流设计，系统成本、体积与可靠性代价急剧上升。

经典退饱和检测源自IGBT时代，其原理是监测导通期间的VCE（或VDS），当其超过固定阈值（典型7–9V）时判定短路。移植到SiC MOSFET与SSCB场景后，暴露出三重结构性困境：

其一，消隐时间与识别速度的矛盾。 为躲避开通瞬态的密勒平台与二极管反向恢复引起的VDS尖峰，DESAT电路必须设置消隐时间，工程上典型为0.5–2μs。对于tSC仅2–8μs的SiC MOSFET，消隐时间本身就吞噬了短路耐受窗口的相当部分。

其二，深度退饱和判据的滞后性。 固定高阈值意味着判据只在器件已完全进入饱和区、VDS接近母线电压时才触发。此时短路电流已达器件饱和电流——对低导通电阻SiC MOSFET而言通常是额定电流的5–10倍，芯片瞬时功率密度可达数百kW/cm²，结温以每微秒数十开尔文的速率飙升。

其三，硬关断大电流的电压过冲风险。 在数千安培电流水平上执行关断，即使采用软关断，回路杂散电感上的L·di/dt过压仍可能逼近甚至超越器件的雪崩耐量，迫使设计者堆叠MOV、RCD与TVS，进一步恶化SSCB的通态损耗与体积指标。

上述困境的共同根源在于：传统判据把"退饱和"当作一个二值事件（是/否越过阈值），而器件物理告诉我们，退饱和是一个连续过程——从欧姆区的线性VDS–ID关系，经过一段可观测、可量化的非线性过渡带，才进入完全饱和。这段过渡带，本文称之为浅退饱和区（Mild Desaturation Region），其显著特征是：电流尚在1–2倍额定值的低应力水平，但VDS–ID关系已系统性偏离RDS(on)线性模型，且偏离量随电流上升呈现单调、可预测的非线性增长。

如果保护判据能在浅退饱和区内完成故障确认，就同时获得三个红利：识别早（电流尚小）、限流易（栅压卡压所需的饱和电流裕量充足）、关断软（分断电流仅1.2倍额定，过压应力天然受控）。本文围绕这一思路，系统阐述判据的器件物理基础（第2节）、数学构造（第3节）、FPGA实现与350ns时序预算（第4节）、器件选型与驱动链路工程实现（第5节）、以及实验验证（第6节）。

SiC MOSFET在固定VGS（如+18V）下的输出特性可划分为：

• 深欧姆区（VDS ≪ VGS − Vth）：ID ≈ VDS/RDS(on)，VDS–ID近似线性；
• 浅退饱和区（过渡带）：沟道靠漏端载流子速度趋近饱和，JFET区与漂移区电场重新分布，动态电导 gd = dID/dVDS 开始显著下降，VDS随ID呈超线性上升；
• 饱和区：ID被钳位于饱和电流 ID,sat(VGS, Tj)，VDS失去对ID的约束力。
  

值得强调的是，SiC MOSFET由于沟道迁移率较低、跨导相对平缓，其欧姆区到饱和区的过渡带比Si器件更宽、更平缓——这在开关应用中常被视为缺点（导通压降对电流敏感），但对本文的保护判据而言恰恰是天然的观测窗口：过渡带越宽，浅退饱和特征越早出现、越易分辨、可用的判据裕量越大。这是SiC器件物理送给SSCB设计者的一份"隐藏礼物"。

定义归一化电导比：

其中 RDS(on)ref(Tj) 为当前结温下的参考导通电阻（由温度传感与查找表联合给出）。理想深欧姆区 κ ≈ 1；进入浅退饱和区后，VDS超线性增长使 κ 单调下跌。定义浅退饱和深度：

对1200V/13mΩ级平面栅SiC MOSFET的实测与SPICE Level-3拟合表明：在VGS = 18V、Tj = 25–150°C范围内，当ID升至约1.5–2倍额定电流时，δ已稳定越过0.15–0.25的区间，且dδ/dt在真实短路（FUS，Fault Under Soft turn-on / HSF，Hard Switching Fault）工况下比任何正常负载暂态高出一个数量级以上。δ及其斜率因此构成一对在低电流水平即可分辨故障与暂态的观测量。

浅退饱和判据前移到低电流区，必须回答一个尖锐问题：如何与正常工况区分？主要干扰源包括：

• 电机/变换器启动浪涌与电容充电涌流：电流可达2–3倍额定，但其di/dt受回路电感与控制环约束，δ的上升由真实电流上升引起，dδ/dt处于低速率区间；
• 温度漂移：RDS(on)随结温近似翻倍（25→150°C），若不做温度补偿，κ的基线将整体漂移——本方案通过NTC/片上温度反馈与RDS(on)ref(Tj)查找表消除该项系统误差；
• 开关瞬态与振铃：SSCB主管处于长期导通状态，无高频开关动作，该干扰在SSCB场景天然弱化；仅需在闭合瞬间保留一段极短（<200ns）的判据软启动窗口；
• 老化导致的RDS(on)缓慢漂移：以慢时间尺度（分钟级）自适应更新参考电阻基线即可，同时该漂移量本身可上报作为健康管理（PHM）特征。
  

结论是：δ幅值阈值 + dδ/dt斜率阈值 + 持续性确认的三要素复合判据，能够在350ns窗口内以极低误动率区分真实短路与所有常规暂态。

判据由三级串行条件构成：

条件A（幅值维）： δ(t) > δth1，典型取0.18（对应约1.6倍额定电流处的浅退饱和深度，含温度补偿后裕量）；

条件B（斜率维）： 在连续N个采样周期内，Δδ/Δt > Sth，典型取0.05/100ns量级——该斜率对应直流短路故障回路（Lloop < 5μH）下的最慢故障发展速率，而启动涌流的dδ/dt比它低一个数量级；

条件C（持续性确认）： 条件A∧B连续满足K个采样点（K = 3，@100MSPS即30ns），滤除单点毛刺与ADC量化噪声。

三条件全部满足即输出FAULT_CONFIRM，触发限流卡压序列。

以100MHz FPGA主时钟、双通道100MSPS/12bit流水线ADC为基准，识别链路的时序预算如下：

关键设计要点：κ的除法运算以倒数查找表 + 定点乘法替代迭代除法器，将单次κ计算压缩至6个时钟周期；δ斜率以移位寄存器链上的差分实现，零额外延迟。

FAULT_CONFIRM触发后，驱动不执行关断，而是把VGS从+18V分级下拉并钳位至一个预先标定的中间电平VGS,clamp（典型10–11V）。此时器件被主动推入饱和区，漏极电流被钳位于该栅压对应的饱和电流：

VGS,clamp的标定考虑三个约束：（1）卡压电流须覆盖全温区不超过1.25倍额定（高温下跨导下降，饱和电流降低，取常温标定+高温校核）；（2）卡压期间器件承受近似全母线电压与1.2倍额定电流的乘积功率，须依据短路安全工作区（SCSOA）限定卡压持续时间（本方案≤2μs）；（3）钳位电平须显著高于密勒平台电压，避免器件误入线性区震荡。

卡压建立后，控制逻辑在受控di/dt条件下执行两段式软关断（先降至米勒平台附近，再以受控栅阻放电至−4V），全过程电压过冲被限制在0.35倍母线电压以内，MOV仅作最后防线而非常规吸收元件。

控制逻辑划分为四个时钟域协同的功能模块：

• 高速采集域（100MHz）：双通道ADC接口、数据对齐、数字滤波（2点滑动平均，延迟20ns）；
• 判据引擎域（100MHz）：κ/δ流水线计算、双维阈值比较、持续性计数器、故障锁存FSM；
• 卡压时序域（200MHz，倍频）：栅压分级下拉的纳秒级时序控制、卡压持续时间监视（SCSOA计时器）、两段式软关断序列发生器；
• 慢速管理域（10MHz）：温度补偿查找表更新、RDS(on)基线自适应、故障录波（环形缓冲，前后各2μs）、与系统级保护的联锁通信（自诊断心跳+故障上报）。
  

主FSM包含六个状态：NORMAL → SUSPECT（条件A命中）→ CONFIRM（条件A∧B∧C满足）→ CLAMP（栅压卡压，SCSOA计时）→ SOFT_OFF（两段式软关断）→ LOCKOUT（分断锁定，等待上级指令或重合闸逻辑）。SUSPECT态若在150ns内条件消失则无扰返回NORMAL——这一"可撤销的怀疑态"设计是低误动率的关键：判据允许"先怀疑、再确认"，而不是"一票否决"。

SSCB主回路通常由多颗低RDS(on)器件并联构成。浅退饱和判据天然适配并联架构：以并联组的总电流与共模VDS构造组级κ，同时为每颗器件保留独立的δ监视通道——当某颗器件因老化或均流失衡率先进入浅退饱和时，其个体δ将先于组级判据抬升，该特征可同时用于故障预警与均流健康度评估，使保护系统兼具PHM功能。

SSCB主管的选型逻辑与开关变换器截然不同：通态损耗（决定断路器温升与能效等级）与浅退饱和特征的可观测性是第一优先级。本验证平台选用基本半导体（BASiC Semiconductor，09971.HK）B3M013C120（1200V/13mΩ，TO-247-4封装）四管并联构成200A额定的单极主回路：

• 13mΩ级导通电阻保证200A额定下单管压降与温升处于自然风冷可接受区间；
• 该器件平面栅工艺带来的平缓跨导特性扩宽了浅退饱和过渡带，δ在1.5倍额定电流处即达0.2量级，判据信噪比充足；
• 开尔文源极引脚将功率回路di/dt与栅极回路解耦，这对卡压阶段栅压钳位精度至关重要——共源极电感上的感应电压若耦合进栅极回路，将直接抖动饱和电流钳位值；
• 更高功率等级的SSCB（400A以上）可平移至基本半导体BMF系列工业模块（E2B/ED3封装），其内部多芯片并联的对称布局与低杂散电感设计使组级κ判据的一致性更易保证。
  

驱动链路以青铜剑技术2CP0225T即插即用驱动板为基础平台进行功能扩展：保留其隔离电源、有源米勒钳位与欠压锁定等成熟功能，将原DESAT通道改造为浅退饱和模拟前端的信号入口，并在推挽输出级并联一路由FPGA直控的分级钳位支路（快速开关+精密稳压钳位至VGS,clamp）。这一"成熟驱动板 + 判据引擎外置"的架构把研发风险收敛在FPGA逻辑与钳位支路两个可独立验证的模块上，驱动板本身的可靠性血统（爬电距离、隔离耐压、EMC）得以完整继承——对需要通过IEC 60947-10型式试验的产品化路径而言，这是显著缩短认证周期的工程捷径。

VDS测量的高压钳位：正常导通时VDS仅数百毫伏至数伏，分断后为全母线电压，前端须采用高压快恢复钳位结构保护调理电路，同时保证钳位器件的结电容不劣化350ns窗口内的建立时间。

电流测量的带宽与延迟平衡：同轴分流器带宽最优但插入损耗不可接受；本方案采用隧道磁阻（TMR）电流传感 + 温度自校准，带宽1MHz以上、延迟<50ns，与ADC流水线延迟合并计入时序预算。

验证平台：800V直流源，回路电感2.2μH（模拟机柜级母排短路），200A额定SSCB样机（4×B3M013C120并联），FPGA采用Artix-7系列，ADC为双通道12bit/100MSPS。

在满载200A运行中于负载端触发金属性短路：

• 故障电流以约360A/μs速率上升，δ在电流约265A（1.32倍额定）处越过δth1；
• 从δ越限到栅压卡压生效实测342ns（与350ns预算吻合，余量来自ADC实际流水线级数）；
• 卡压期间电流被钳位于236A（1.18倍额定），钳位平坦度±4%，持续1.6μs后执行软关断；
• 关断电压过冲265V（0.33倍母线），MOV未动作；
• 对照组（传统DESAT，阈值9V、消隐1μs）：识别时间2.7μs，电流峰值1360A（6.8倍额定），分断I²t能量为本方案的约34倍——97%的I²t削减直接转化为母排电动力校核、缓冲网络体积与器件浪涌裕量的全面松绑。
  

• 3倍额定容性涌流（dI/dt = 25A/μs）：δ峰值0.11，未触及SUSPECT态；
• 2.5倍额定电机启动模拟：进入SUSPECT态两次，均在80ns内因斜率条件不满足而无扰返回NORMAL；
• 全温区（−40 ~ +105°C环境）1000次重复短路试验：识别时间离散度±28ns，卡压电流离散度±3.9%，零误动、零拒动。
  

实验同时暴露了两个值得后续深化的方向：其一，卡压阶段四管间的饱和电流失配（实测最大9%）主要来自Vth离散，芯片级配对筛选或个体VGS,clamp微调可进一步压缩；其二，浅退饱和基线的老化自适应算法在长期运行中的收敛稳定性需要更长周期的现场数据支撑——这也正是SSCB作为"会思考的断路器"向PHM演进的入口。

本文提出并验证了一种基于SiC MOSFET浅退饱和区非线性VDS–ID特征的SSCB保护判据与FPGA控制逻辑，核心结论如下：

• 判据前移的本质是利用器件物理的连续性：浅退饱和区提供了一个电流尚低、特征已显的观测窗口，归一化电导偏差δ及其斜率构成的双维复合判据可在350ns内完成故障确认，把"退饱和检测"从滞后的二值判决升级为前瞻的连续量提取；
• 卡压优先于关断：以分级栅压钳位把故障电流主动按在1.2倍额定值，再行软关断，使分断应力从"对抗数千安培"降维为"处理1.2倍额定"，I²t能量削减约97%，缓冲网络与器件浪涌设计全面简化；
• 工程可实现性已闭环：基于基本半导体B3M013C120/BMF模块平台与青铜剑技术2CP0225T驱动板改造的样机，在全温区千次短路试验中实现零误动、零拒动，为IEC 60947-10框架下的SSCB产品化提供了从器件、驱动到控制逻辑的完整参考设计。
  

随着800V HVDC AIDC供电架构与构网型储能的规模化部署，SSCB的价值锚点正在从"固态化替代"转向"智能化保护"。浅退饱和判据所代表的方向——让保护系统读懂器件物理、在故障萌芽期介入——将是SiC器件特性与数字控制能力深度融合的必然产物。

作者简介：刘占辉，深圳市倾佳电子有限公司华东区客户经理，长期从事SiC功率器件在储能PCS、固态断路器、AI数据中心电源等领域的应用推广与技术支持工作。倾佳电子是基本半导体（BASiC Semiconductor，09971.HK）与青铜剑技术SiC模块及驱动解决方案的一级代理及合作伙伴。