1、约束管理器核心用法：打开 Constraint Manager，为电源网络设置线宽，为差分对设置阻抗和等长误差，所有规则实时生效。
2、版本差异对比：通过 Tools → PCB Design Compare 可对比两个版本的.brd文件，快速定位修改过的网络、元件或走线。
3、焊盘设计规范：使用 Padstack Editor 制作焊盘时，务必同时定义 “Regular”、“Thermal”、“Anti” 三种焊盘形态，确保铺铜时散热与连通性平衡。
4、走线修整与推挤：按 Slide 命令可推挤相邻走线腾出空间；按 Vertex 可修改走线拐点，配合 Grid 抓取可做到精准绕线。
5、模块复用（Sub-Drawing）：将重复电路（如 DDR 通道）走好后，通过 Export → Sub-Drawing 保存为 .clp 文件，再 Import 到其他位置，实现快速复用。
6、动态铜皮参数调整：铺铜后若出现孤岛或尖角，可在 Shape → Global Dynamic Shape Parameters 中设置 “Void Controls” 和 “Clearance”，自动优化铜皮形状。
7、快速查找与高亮：按 F5 可调出 “Find” 面板，按网络名或元件位号搜索，并设置高亮颜色，方便多人协作时标记重点信号。
|
|
