感谢大家的支持了！
是该总结一下，一方面是太忙了，另一方面是目前项目还没有结束啊，后期总结可能参考意义更强一些。
这几天进行性能和信号质量测试，纠正一下前面一个描述性的结论错误。
“DSP2812的极限读写周期是75M”，这个结论是错误的，前面的测试不充分（非专题测试）。
实际结果是DSP的写SRAM能达到75M，但是读SRAM周期是绝对到不了75M，不好详细描述，看一下DSP的读时序和SRAM的读时序就清楚了。
可以说2812的读时序设计上有点土，也可能是个Bug，那就是读信号变高之前，需要数据总线上提前12ns保持有效数据输出（有可能DSP2812就不是以上升沿琐存的规则设计的），XRDACTIVE设置为1 才可以满足这个要求；
而正常情况因应该是上升沿就琐存数据，SRAM就是上升沿就琐存。
所以写SRAM能到75M，而读SRAM最大速度也就是50M；除非作读写逻辑转换才有可能达到75M的读速度。 |
楼主
