CFA通过miller补偿拓宽带宽的疑问

只看该作者 · 2012-9-5 12:50

我不懂miller补偿，昨天听别人说可以通过miller补偿拓宽CFA的带宽，比如1.5GHz的CFA通过这样的方法可以在2倍增益下拓宽到1.8GHz ！这样的做法让我感到惊奇，因为国内的硬件指标（如示波器的模拟带宽）通常受限于所能采购到的CFA，如果这样的方法是可靠的，哪真的太神奇了～

我的疑问是，这样的方法稳定吗？比如尽管带宽被拓展了，其它的性能呢？如稳定性问题--环路相位余量，还能保证吗？

1万 · 2012-9-5 12:56

IC设计时才有意义。

只看该作者 · 2012-9-5 13:31

我也Google了点miller compensation的信息，发现这个技术几十年前就在IC设计中被采用；
但我还没找到CFA在板级电路里使用那个miller补偿技术的案例。

我就是觉得这样“突破限制”的技术，看上去挺好，比如国产示波器现在模拟带宽做到1GHz了，要是这技术靠谱，那就能突破1GHz的带宽；但我浏览了下国产示波器，发现几乎都在500MHz，而我的理解是，1GHz的模拟带宽基于现有器件，如ADI等的CFA是容易做到的，但要做2GHz，5GHz。。。就实现不了；

但是，我回忆这样的技术存在缺陷，就像我在1楼梯到的。

2万 · 2012-9-5 13:38

to 3L：

此技术非“板级”，也几乎无法“板级”实现。

只看该作者 · 2012-9-5 16:52

这是我昨天参加面试时，面试官说的。因为我的知识确实不多，无法当面提出质疑。

我当时的回答是“利用现有可采购到的CFA，设计1GHz模拟带宽的示波器是可以实现的。我的理由是：CFA在增益大于1时，得到的带宽总是比unity gain要低，所以比如我只能买到1.5GHz的CFA，那我就只能设计出1GHz的示波器，因为还有放大环节。当时我质疑，示波器可能并非所有的量程都1GHz（我这个质疑应该是错误的，因为我在仿真软件里确实可以做到10倍放大时，到1GHz带宽。）”而面试官说利用miller电容补偿，1.5GHz可以做到2倍增益时1.8GHz，我当时确实无法说清楚当中的原理。

我是高速采集爱好者，限于工作环境，一直无法亲身设计；但我浏览了几乎我知晓的国内所有示波器（包括高速采集卡）的指标，发现都在1GHz以内，只有rigol的6000系列做到了1GHz@5GSPS；所以我猜想，国内示波器厂商的瓶颈是一样的；

所以我看到siglent山寨rigol的官司时，觉得这是必然的。比如Tektronics公司的前端（AFE+ADC）是一片ASIC，不是通用器件，这样的设计能力，使得对手无法山寨。

只看该作者 · 2012-9-5 17:01

哦，对了，当时面试官梯到了peaking这个词，所以我就质疑，这样做法是否会影响CFA的稳定性；
因为这个peaking如果是我理解的peaking，那么不止CFA可以peaking，VFA同样也可以，比如在运算放大器在驱动容性负载，又或者在反相端的有意无意设计的电容都会引起peaking，但这本质上是在环路里引入了zero或同时伴随着pole，使得闭环增益cutoff点上扬，而这降低了环路的phase margin，这会使AFE对于pulse或step信号的响应产生overshoot，尽管带宽变得宽了。

1万 · 2012-9-6 07:58

我的觉得那面试的人只是听说过密勒补偿，不知其所以然

只看该作者 · 2012-9-6 17:15

按理说不应该，面试官的职位在rigol里面是非常高的，应该不会乱说。
尽管我没通过面试，但我想成为更优秀的电路工程师，所以特别想知道怎么回事。
我对示波器里面的技术很感兴趣，而这个miller compensation技术听起来是一个
非常关键的技术；我没钱做实验，所以只能靠笔和仿真软件来验证“我能做到什么”；

示波器里还有个技术，就是时间测量技术，就是测量trigger和clock的时间差，
利用这个测量，示波器可以实现更高速率的ETS，即等效时间采样。
只是，我还没实现它；
这些技术的解决都是基于电路知识，我觉得电路设计的魅力无限。

CFA通过miller补偿拓宽带宽的疑问

相关下载

相关帖子

突出贡献奖章

沉静之湖泊

十世金身

技术领袖奖章

核心会员奖章

坚毅之洋流

技术导师奖章

荣誉元老奖章