打印

看了1本书,发现好像是写错了,关于连续赋值

[复制链接]
2177|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
redcar|  楼主 | 2012-9-9 00:15 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
Verilog HDL应用程序设计实例精讲
这本书里面的1个例子

//异步清零输入的下降沿D触发器
module test1(q,d,clr,clk);
input d,clr,clk;
output q;
reg q;//输出,寄存器类型
always @(clr)//清零信号
begin
        if(!clr)//下降沿清零
                assign q = 0;
                else                 
                deassign  q;
end
always @(negedge clk)//下降沿时钟
begin
q = d;
end
endmodule
编译失败了.
Error (10043): Verilog HDL unsupported feature error at test1.v(11): Procedural Continuous Assignment to register is not supported

1.jpg (84.9 KB )

1.jpg

2.jpg (97.75 KB )

2.jpg

相关帖子

沙发
GoldSunMonkey| | 2012-9-9 16:04 | 只看该作者
代码风格太差了。

使用特权

评论回复
板凳
javasun| | 2012-9-9 21:23 | 只看该作者
这风格 最好不要在不同的always块里对同一个值赋值
这里q 被多个always赋值 可能有问题
诲人不倦啊
推荐一本FPGA Prototyping by Verilog Examples:Xilinx Spartan-3 Version

使用特权

评论回复
地板
Backkom80| | 2012-9-10 11:11 | 只看该作者
这书写的,......

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

20

主题

228

帖子

2

粉丝