RF与数字验证领域新颖的集成方法使传统逻辑分析仪具有仿真和测试功能，以使设计工程师能在RF混合信号硬件上进行编码的位误码率( BER)测量。
当今的无线接收架构的一个发展趋势是使数字信号处理器( DSP)子系统更靠近射频( RF)天线，该趋势突出了对RF/数字验证方案进行改进的需求。现在许多接收器包含一个前端RF下变频器，后端至少带由一个数模转换器( ADC)。
这些接收器的设计和验证对RF系统工程师提出了挑战。系统工程师需要分解射频要求，然后验证RF性能参数。关键RF接收器性能度量，如位误码率(BER)，可能对RF设计师是一极大的挑战。毕竟，接收输入是模拟信号，而输出则为完全不同的数字格式。
过去，逻辑分析仪主要用于数字分析。典型地，这些仪器以前并不是RF系统工程师的验证仪器工作之一。本文将讨论如何将扩展逻辑分析仪应用范围扩大到RF系统工程师的验证范围的独特方法，这种方法将逻辑分析仪和射频设计模拟方案结合起来，以便在RF混合信号硬件上进行编码位误码率测量。通过提供基带后处理功能，混合方案可以对像3GPP W-CDMA和无线局域网(WLAN)信号格式进行编码误码率和编码误码率包测量。
另外，像误差向量幅度(EVM)的RF测量可以引入数字域(后ADC)。简单地将向量信号分析( VSA)后处理运用到测量到的数字信号。一旦数据从逻辑分析仪读入到模拟环境，就可实现这种在模拟设计环境下可得到的后处理。后处理可帮助RF系统工程师分割在混合信号接收器的模拟到数字边界的RF性能要求。即使信号已经经过ADC数字化，这种处理方法也是验证RF性能的一种方法。
RF接收器可能包括一个或多个将中频(IF)或模拟I/Q 信号的模数转换器(见图1)。有三种不同的接收器架构：超外差(RF-IF-模拟-DSP)；2直接转换(RF-模拟-DSP)；3数字中频(RF-IF-DSP)。
所有这三种方法也称为拓扑。在基带后处理应用前的接收器链的某个阶段至少使用一个ADC。
像以上所列的接收器拓扑对RF系统工程师来说可能是一挑战。虽然输入到接收器的是模拟RF，输出信号却是数字的。传统的验证方法使用RF信号产生器和向量信号分析仪。这些方法可能无法完全满足混合信号接收器拓扑(一旦IF或 I 和 Q信号用ADC数字化以后)的端到端验证。RF系统性能仍然需要分割。另外，整个混合信号接收器的RF性能仍必须验证。这些问题彰显了对新混合信号验证或称合成解决方案的需求。
|
楼主
标题置顶
标题高亮
