打印

初学fpga的教训,供大家批判

[复制链接]
楼主: JohnSharc
手机看帖
扫描二维码
随时随地手机跟帖
21
vfdff| | 2007-5-25 01:35 | 只看该作者 回帖奖励 |倒序浏览

打一下,什么意思??

跨时钟域(哪怕是同一个PLL产生的不同时钟)时,一定要用高速时钟把低速信号打一下,可以大大提高系统延时特性;

使用特权

评论回复
22
frily| | 2007-6-22 23:29 | 只看该作者

呵呵,学习了~~

使用特权

评论回复
23
jumitoo| | 2007-7-30 20:25 | 只看该作者

顶下

使用特权

评论回复
24
hgp0117| | 2007-8-13 16:17 | 只看该作者

bucuo

谢谢楼主共享经验!
珍贵啊

使用特权

评论回复
25
guocai_yao| | 2007-8-29 23:37 | 只看该作者

有长见识了

先学习了,谢谢楼主

使用特权

评论回复
26
lht2006| | 2007-8-30 22:08 | 只看该作者

你是个强人啊

可以看出来你还是挺强的

使用特权

评论回复
27
cjcxyz3290| | 2007-9-7 15:31 | 只看该作者

开了 不过一次课就讲完了这个

使用特权

评论回复
28
yyb_ac| | 2007-11-15 17:49 | 只看该作者

第6条说尽量使用门控时钟不对吧,容易使时钟上有毛刺的

使用特权

评论回复
29
sam108| | 2007-12-24 20:02 | 只看该作者

学习学习

长知识了~~

使用特权

评论回复
30
pollution| | 2008-3-3 21:19 | 只看该作者

还可以

还可以

使用特权

评论回复
31
caecar| | 2008-3-26 12:19 | 只看该作者

请问morning


80MHz就用serdes有点太夸张了。我们一般超过200MHz才考虑用serdes。我想你是没有把inout的reg放到fpga的io单元的 reg里面。2年前我在xilinx的v2的-5的芯片上已经能够实现64bit 166MHz的的ddr(333MHz)控制器了
---------------------------------
请问morning,fpga 的IO 的reg怎样控制啊?在一般的FPGA中的IO里面怎样控制这些寄存器?另外是不是这些FPGA中都有动态对齐的功能才能这样去做啊?如何才能把inout的reg 放到 FPGA的IO reg中呢?谢谢
 

使用特权

评论回复
32
wwinter| | 2008-5-8 23:39 | 只看该作者

谢谢指点

谢谢啊
受教了

使用特权

评论回复
33
老克| | 2008-7-30 20:35 | 只看该作者

太谢谢了

使用特权

评论回复
34
ttlasong| | 2008-8-25 07:02 | 只看该作者

学习了

使用特权

评论回复
35
huaguogx| | 2008-9-10 23:56 | 只看该作者

ths

xiexiele ,gang yao xue fpga

使用特权

评论回复
36
TIPS| | 2008-9-16 20:16 | 只看该作者

找个好教练才是最好的办法!

使用特权

评论回复
37
merryme| | 2008-10-6 16:50 | 只看该作者

看一下,,

使用特权

评论回复
38
lzhseubbs| | 2008-11-6 18:58 | 只看该作者

赞一个

使用特权

评论回复
39
wudonghua| | 2009-10-30 16:26 | 只看该作者
正在学习仿真

使用特权

评论回复
40
jewson| | 2009-11-1 12:09 | 只看该作者
坚信:时序是设计出来的!

                  学习,学习,再学习!

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则