发新帖我要提问
返回列表
打印

请问一下:SDRAM的读写时钟和系统CLK有什么要求,要有相位差吗?

[复制链接]
2721|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Lx_mcu|  楼主 | 2007-6-21 11:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
SDRAM, 时钟, 相位差, 读写

      请问一下:SDRAM的读写时钟和系统CLK有什么要求,要有相位差吗??
相位差怎么计算??
      好像SDRAM的读操作和写操作的CLK也要有相位差,不知道怎么计算。
 
      大侠们帮忙说说这个问题好吗！！  先谢谢了！！！！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Lx_mcu|  楼主 | 2007-6-21 16:27 | 只看该作者

现在单次读写有点进展了，

    
     写入和读出来的数据是一样的，但有一个问题：从时序图上看，应该是在ACK后的第8个CLK上升沿时有数据回来，可现在是从第2.3.4.5.6.7.8回来的数据都一样， 不知道哪里有问题！！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Lx_mcu

11

主题

30

帖子

0

粉丝