打印
[FPGA]

求大神指点

[复制链接]
3833|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wenjiansheng|  楼主 | 2013-8-3 18:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
RS, LED, ST, se, Wire
我在编译的时候出现这样的错误,找了好久都没有找到原因 ,求指点

Error (12152): Can't elaborate user hierarchy "DIV:DIV1hz"

我代码是
module miaobiao
(
SYSCLK,
RST,

LED_DATA,
LED_SEL
);

input SYSCLK;
input RST;

output LED_DATA;
output LED_SEL;

reg [7:0] LED_DATA;
reg [3:0] LED_SEL;

wire SYSCLK;
wire RST;
wire OUT;

reg [3:0]  SENCOND_L_CNT ;
wire [3:0] SENCOND_L_CNT_N ;
DIV        DIV1hz
        (
        .SYSCLK                (SYSCLK),
        .RST                   (RST),
        .OUT                   (OUT)
        );
endmodule

DIV这个模块的代码是
module DIV
(
SYSCLK,
RST,
OUT
);

input SYSCLK;
input RST;

output OUT;

reg [24:0] COUNT12;
reg OUT;

always @(posedge SYSCLK or negedge RST)
  begin
    if(COUNT12 == 25'b1011111010111100001000000)
           begin
             OUT<= ~OUT;
             COUNT12<= 25'b0000000000000000000000000;
           end
         else if (!RST)       
           begin
                OUT<= 0;
                end
    else
           begin
           COUNT12 <= COUNT12+1;
           end
  end       
endmodule


相关帖子

沙发
huangxz| | 2013-8-3 22:43 | 只看该作者
模块调用看起来有点别扭,去掉空格看看,还有就是模块是不是在工程里面.

使用特权

评论回复
板凳
子龙007| | 2013-8-4 09:26 | 只看该作者
仔细检查一下引脚分配的是不是有问题,另外异步复位你最好先对RST信号进行判断,使OUT进入一个确定的状态,还有RST是低电平有效,虽好定义成RST_N。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

5

帖子

0

粉丝