发新帖我要提问
返回列表
打印

如何设计最优化的状态机(完整版)

[复制链接]
3967|10
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
修愚2003|  楼主 | 2008-1-8 17:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
状态机
找到一篇带图的,与大家共享!
相关链接:https://bbs.21ic.com/upfiles/img/20081/20081817522154.rar

使用特权

评论回复 赏

相关下载

相关帖子
沙发
guxing1026| | 2009-8-7 15:11 | 只看该作者
附件呢？？

使用特权

评论回复 赏
板凳
guxing1026| | 2009-8-7 15:11 | 只看该作者
东西在哪呢？我怎么没看见？？

使用特权

评论回复 赏
地板
Fourier00| | 2009-8-10 23:10 | 只看该作者
Verilog_CH06_FSM.pdf

Verilog_CH06_FSM.pdf

332.18 KB

使用特权

评论回复 赏
5楼
patrick007| | 2009-8-11 00:11 | 只看该作者
还带这样的。。。。。
00是好人啊～～

使用特权

评论回复 赏
6楼
钻研的鱼| | 2009-8-11 08:40 | 只看该作者
非常不错。现在的状态机在高速设计时都用one-hot编码方式。 但是one-hot编码在代码里也有两种不同的书写，第一种就是采用上述的方法，还有一种如下面所示的编码方式：

always @ (*) begin
    ca本人 (1'b1) // synthesis parallel_case full_case
      cur_syncn[0]: begin end
      cur_syncn[1]: begin end
      cur_syncn[2]: begin end
      cur_syncn[3]: begin end
      cur_syncn[4]: begin end
   endcase      
end

always @ (posedge clk) begin
   cur_syncn <= nxt_syncn;
end


后一种在很多书里面提到，综合后的速度应该比第一种更快一些，为什么？

使用特权

评论回复 赏
7楼
小嘿| | 2009-8-11 13:02 | 只看该作者
ca本人 (1'b1)
我晕。。真是无语

使用特权

评论回复 赏
8楼
钻研的鱼| | 2009-8-12 08:37 | 只看该作者
不好意思，是case(1'b1). 非常抱歉

使用特权

评论回复 赏
9楼
小嘿| | 2009-8-12 10:45 | 只看该作者
我还以为连代码都被驴霸了

使用特权

评论回复 赏
10楼
white5502| | 2009-12-29 12:28 | 只看该作者
看来以前写的结构太乱了

使用特权

评论回复 赏
11楼
drentsi| | 2009-12-30 21:08 | 只看该作者
状态机的运行速度跟语法无关,跟对信号路径的理解有关,现在的FPGA报告的速度瓶颈都不在状态机

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

修愚2003

1

主题

2

帖子

0

粉丝