新手突然想到电路分析中的一个问题

发表于 2013-9-27 09:17

每个电路组件，理论模型和实际器件之间都有一定的误差，这些误差在大型电路中经过级联会不会被放大？电路分析中是怎么考虑这些误差的？

发表于 2013-9-27 09:24

这就是designer或engineer的魅力所在。。。

发表于 2013-9-27 09:29

不亦心发表于 2013-9-27 09:24
这就是designer或engineer的魅力所在。。。

什么意思？您的意思是说电路专家设计会把所有误差都考虑到吗？

发表于 2013-9-27 09:35

容差设计....，这不是《电路分析》所考虑的问题。

要彻底弄懂，需要有《概率论与数理统计》基础，譬如那个“相关性”问题。

发表于 2013-9-27 09:45

路过打酱油。。发表于 2013-9-27 09:35
容差设计....，这不是《电路分析》所考虑的问题。

要彻底弄懂，需要有《概率论与数理统计》基础，譬如那个 ...

您说的好像是另外一个问题，我说的这个误差是可以确定的，因为每个器件出厂前都测出了它的参数曲线

发表于 2013-9-27 09:48

ittechbay 发表于 2013-9-27 09:45
您说的好像是另外一个问题，我说的这个误差是可以确定的，因为每个器件出厂前都测出了它的参数曲线 ...

误差是个随机分布，没有“确定”一说。要说确定，也只是其统计特性。

发表于 2013-9-27 10:52

不亦心发表于 2013-9-27 09:24
这就是designer或engineer的魅力所在。。。

对头，扬长避短、趋利避害，是设计首要。
元件精度为20%，系统精度做到1%，不是不可以。

发表于 2013-9-27 11:34

分级设计提要求，留校正环节，如果加上软件补，设备精度可以远远高于器件精度。