发新帖我要提问
12
返回列表
打印
[Kinetis]

我在使用K10中碰到了几个问题,来看看吧。IO开漏输出不正确

[复制链接]
楼主: dongshan
手机看帖
扫描二维码
随时随地手机跟帖
21
dongshan 发表于 2013-11-14 09:46
我在stm32上试了,这种接法是可以输出5V的, 而K10上就输出不了。就明显的就不是开漏,板子都做好了,晕 ...

的确要承认的是我们的文档做的不好,对于我们开漏的特点没有在文档中进行特殊的声明.在这里表示抱歉,我也会把这个问题反映到制作英文文档的部门进行改进.同时也希望你在今后的设计的时候,凡是有不确定的地方,可以使用论坛和我们事先沟通,就可以避免这样的问题再次发生了.

使用特权

评论回复
22
FSL_TICS_Robin| | 2013-11-14 17:44 | 只看该作者
dongshan 发表于 2013-11-13 16:29
刚才 FSL_TICS_Robin说在K60上试了,也是3.7V左右,为什么删了?

这是我做实验方法不对,没有看清楚数据手册,那么做的结果是有问题的。
我看了一下K60数据手册K60P144M100SF2V2,其中有提到vODPU(Open drain pullup voltage level)范围是VDD,其注释4强调了Open drain outputs must be pulled to VDD.也就是输出必须拉到VDD。

使用特权

评论回复
23
dongshan|  楼主 | 2013-11-14 20:07 | 只看该作者
FSL_TICS_Admin 发表于 2013-11-14 10:41
的确要承认的是我们的文档做的不好,对于我们开漏的特点没有在文档中进行特殊的声明.在这里表示抱歉,我也 ...

      既然开漏了,而且IO脚也允许最大的5.5V的输入电压, 可是输出时,拉不到上拉的电压,这还是开漏吗?
没有一家MCU会这样设计吧。 还不如直接在芯片手册里直接说明没有开漏这种模式。
   退一步讲,freescale搞特珠,那么总要在手册里说明一下吧。 我觉得kinetis芯片根本不是一个成熟的产品。

使用特权

评论回复
24
dongshan|  楼主 | 2013-11-20 11:15 | 只看该作者
难道就是这样了,要改硬件设计?
请问版主跟原厂确定了没有,这是一个设计问题,还是一个文档问题?

使用特权

评论回复
25
FSL_TICS_ZJJ| | 2013-11-20 11:36 | 只看该作者
dongshan 发表于 2013-11-20 11:15
难道就是这样了,要改硬件设计?
请问版主跟原厂确定了没有,这是一个设计问题,还是一个文档问题? ...

你好,这个型号的芯片没有标注出开漏上拉电压的范围真的是文档问题,非常抱歉!K10其他型号的文档是有标注出来的,如下图:

使用特权

评论回复
26
FSL_FAE_River| | 2013-11-20 13:04 | 只看该作者
我的经验是一般不直接用芯片引脚去驱动,而是IO口都接上7414或者74244之类的缓冲芯片
一方面保证驱动电流,又不至于导致控制芯片温升,另外还能电平转换。

使用特权

评论回复
27
dongshan|  楼主 | 2013-11-22 10:07 | 只看该作者
FSL_FAE_River 发表于 2013-11-20 13:04
我的经验是一般不直接用芯片引脚去驱动,而是IO口都接上7414或者74244之类的缓冲芯片
一方面保证驱动电流, ...

我是双向的。
现在的问题是虽然只是输出3.7V,但是也在高电平的范围内,而且IO口能承受5.5V的电压。如果工作没问题,对芯片没什么影响吧?

使用特权

评论回复
28
MK60| | 2013-11-30 22:28 | 只看该作者
这是由于I/O口内部的保护二极管引起的。当I/O口外加电压大于VDD时,该二极管导通,使I/O口电压限制在VDD +0.4V=3.7V;如果你启用了压摆率增强或者推挽输出,片内PMOS会在端口输出高电平时开启,这时I/O口电压将被钳定于VDD (3.3V)。
如果你5V电路上挂的是I2C接口的器件,可能会有潜在的可靠性问题。因为5V的I2C接口其认可的高电平最小值为3.5V,容差只有3.7-3.5=0.2V,很勉强。
手机回贴,不方便发图,如果描述的不清楚还请见谅。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则