打印

高阻态未必就是最省电

[复制链接]
1867|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
myl593799546|  楼主 | 2014-1-13 09:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
IO, pi, TE, ST, se
低功耗的设计对于不同的芯片还是有一些不一样,比如IO口外围电路设计,门道我觉得挺多的,必须看IO口内部电路是什么样子的,有些芯片有三态门。比如CC2530,开始以为三态门,就是高阻态,相当于断路,设置此态应该最省电,但是官方资料却建议:1.上拉且设置为通用IO输入2.通用IO输出。
原文如下:
One  way  to  do  this  is  to  leave  the  pin unconnected and configure the pin as a general purpose I/O input with pull-up resistor. Alternatively the pin can be configured as a general purpose I/O output. In both cases the pin should not be connected directly to VDD or GND
in order to avoid excessive power consumption.
这么说来这个高阻态还是存在漏电流的,具体怎么解释,这块有点不懂,哈哈

相关帖子

沙发
myl593799546|  楼主 | 2014-1-13 09:28 | 只看该作者

使用特权

评论回复
板凳
dirtwillfly| | 2014-1-13 19:27 | 只看该作者
myl593799546 发表于 2014-1-13 09:28
置顶的这篇**:
https://bbs.21ic.com/icview-665830-1-1.html

谢谢分享。那个贴子里没说高阻态省电啊

使用特权

评论回复
地板
lostpod| | 2014-1-14 14:17 | 只看该作者
设置输出并下拉主要是基于EMC考虑,COMS管脚悬空容易引入干扰。高阻态悬空处理个人觉着还应该是最省电的,即使有漏电流也是极小。

使用特权

评论回复
5
myl593799546|  楼主 | 2014-1-15 22:43 | 只看该作者
dirtwillfly 发表于 2014-1-13 19:27
谢谢分享。那个贴子里没说高阻态省电啊

我**逻辑不是说这话是那篇**的吧,哈哈,这个是我臆测的,不知道对不对,现在纠结IO怎么设计了,休眠电流官方1ua,但是我现在10ua

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

18

主题

256

帖子

4

粉丝