发新帖我要提问
12
返回列表
打印
[FPGA]

AD采样问题

[复制链接]
楼主: jingyuxiong
手机看帖
扫描二维码
随时随地手机跟帖
21
jingyuxiong|  楼主 | 2014-4-13 16:33 | 只看该作者 回帖奖励 |倒序浏览
GoldSunMonkey 发表于 2014-4-12 23:52
恭喜兄弟了

多亏了论坛各位大神的指点啊。只是采样这个问题解决了,后面肯定还有很多毛病,请问猴哥这个AD的有效位数是11.5位,现在噪声测出来感觉挺大,实际有效位数连10位都不到,在降噪上有什么好的方法吗?

使用特权

评论回复
22
GoldSunMonkey| | 2014-4-14 12:03 | 只看该作者
jingyuxiong 发表于 2014-4-13 16:33
多亏了论坛各位大神的指点啊。只是采样这个问题解决了,后面肯定还有很多毛病,请问猴哥这个AD的有效位数 ...

有随路时钟么??

使用特权

评论回复
23
jingyuxiong|  楼主 | 2014-4-15 14:06 | 只看该作者
GoldSunMonkey 发表于 2014-4-14 12:03
有随路时钟么??

时钟用的是AD芯片给的采样时钟DCO,这个有影响吗?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则