stm32F2X USB中对于端点FIFO的配置是怎么回事没看懂

只看该作者 · 2014-9-11 16:01

#ifdef USB_OTG_HS_CORE
#define RX_FIFO_HS_SIZE          512
#define TX0_FIFO_HS_SIZE          128
#define TX1_FIFO_HS_SIZE          384
#define TX2_FIFO_HS_SIZE0
#define TX3_FIFO_HS_SIZE0
#define TX4_FIFO_HS_SIZE0
#define TX5_FIFO_HS_SIZE0
#endif
在上面的代码中，有两个问题：
（1）为什么发送缓冲区都分TX1和TX2，而接收不用分，就是一个整的？？
（2）接收和发送的FIFO的大小设置的依据在哪里呢？？

只看该作者 · 2014-9-11 17:12

所有的操作都是由host发起的，rx这个buffer就是为了接收主机过来的信息，
tx0~5是针对于每个ep的，根据in/out端点的中断信息分别处理，有的数据量比较大，像msc，
开的buffer就比较多点，有些hid的或interrupt的就小点，可以自己修改的~

只看该作者 · 2014-9-11 18:27

想做大牛的小马发表于 2014-9-11 17:12
所有的操作都是由host发起的，rx这个buffer就是为了接收主机过来的信息，
tx0~5是针对于每个ep的，根据in/o ...

奥。RX的Buffer接收主机的消息，不同的端点是不是也应该有不同的地址，设置不同的大小吧？？这里为什么要把所有的Buffer分配在一起呢？？？
stm32F2的USB中的demo中很多结构体的定义都不知所云，是否有这方面的资料呢？？

只看该作者 · 2014-9-12 09:34

追逐~飞翔发表于 2014-9-11 18:27
奥。RX的Buffer接收主机的消息，不同的端点是不是也应该有不同的地址，设置不同的大小吧？？这里为什么要 ...

f2/f4的usb实现和f1是不一样的，f1有个packet-buffer，需要对每个endpoint设定好在buf中的地址等，
f2/f4直接对每个ep设置即可，各个ep之间比较独立。。。我觉得仔细看看中断处理代码和datasheet就好了啊，
资料置顶贴里好像有的吧

~

只看该作者 · 2014-9-29 11:31

资料置顶贴里有？？不知道你是在哪里看到的，能推荐下吗？？谢谢！！

stm32F2X USB中对于端点FIFO的配置是怎么回事没看懂

技术高手奖章

以坛为家

甘甜之泉水

希望之星奖章