KEO4系列引脚复用问题

发表于 2014-12-12 11:55

问题描述：如何配置引脚用于GPIO口，比如KE04Z8VTG4 TSSOP16脚封装器件的第13脚，该管脚的其他复用功能都是上电默认状态（都未时能），经过GPIOA->PDDR |= 1<<3 ; 配置成输出功能后无法控制引脚的电平，datasheet里的引脚复用功能描述表里默认功能为禁用，请问如何解禁？

发表于 2014-12-12 15:47

楼主你好
请从参考手册MKE04P24M48SF0RM看这个引脚的输出结构“Figure 11-2. SDA(PTA2)/SCL(PTA3) structure”图：
PTA2 PTA3.jpg

发表于 2014-12-15 11:07

谢谢 SL_TICS_Robin ，按所附图，PORT_PUEL及GPIOX_PDDR相应位置1，GPIOX_PDOR相应位即可控制PTA3脚的电平，但现在问题依然如故：

初始化如下：
      GPIOA->PDDR |=  (1<<0 | 1<<3 | 1<<8 | 1<<9 );

GPIOA->PIDR &= ~(1<<1 | 1<<2 | 1<<4 | 1<<5 | 1<<12 | 1<<13 );

PORT->PUEL  |=  (1<<2 | 1<<3| 1<<4 | 1<<5  );
如下代码PTA3口电平无变化（实际是由0.001V到0.08伏的变化）：
         BSP_Delay_ms(1000);
         GPIOA->PSOR  =  (1<<3);
         BSP_Delay_ms(1000);
         GPIOA->PCOR  =  (1<<3);

发表于 2014-12-15 15:22

gangsheng 发表于 2014-12-15 11:07
谢谢 SL_TICS_Robin ，按所附图，PORT_PUEL及GPIOX_PDDR相应位置1，GPIOX_PDOR相应位即可控制PTA3脚的电平 ...

这脚比较特别，你先加一个外部上拉电阻试一下。

发表于 2014-12-16 11:06

加了个4.7K的外部上拉电阻，无效。还有哪些方面没考虑到的？感觉是默认功能为禁用，应首先解禁，如何使能的问题

发表于 2014-12-16 11:24

加了个4.7K的外部上拉电阻，有效。难道是内部上啦没起作用？

[Kinetis] KEO4系列引脚复用问题

相关帖子

浏览过的版块

技术奇才奖章

七世轮回

奔腾之江水

无冕之王奖章