本帖最后由 ddllxxrr 于 2015-1-1 11:48 编辑
判优器将允许一个DMA通道立刻成为一个活动通道。当活动通道被允许后，DMAC取得引擎将取得一个传输描述从内存活动通道的SRAM中取得，在活动通道开始数据传输之前。一个DMA通道的数据传输能被更高优先级通道中断。在更高优先级通道传输之前，DMAC将写回更新的传输描述到内存中活动通道的SRAM。当一个DMA通道结束了它的传输中断和事件能被产生。
从图19-1可以看到，DMAC有四条总线接口，数据传输总线，可以用于执行活动的DMA转输是一个AHB主接口。AHB/APB桥接总线是一个APB从接口并且做为当DMAC读写I/O接口时用。描述取得总线是一个AHB主接口并且用于取得引擎，从SRAM转移获取描述符转移之前可以开始或继续。最后这里有一个回写总线，它是一个AHB主接口并且用于写和传输描述符回到SRAM.如前所述,DMAC也有CRC模块可用。这可以通过软件来检测一个意外的错误在传输数据和采取纠正行动,如再次发送请求数据或不使用不正确的数据。
19.2 特性
。数据传输在两者之间
。外设到外设
。外设到内存
。内存到外设
。内存到内存
。传输触发源
。软件
。事件系统的事件
。检测到的外设请求
。基于SRAM传输描述
。简单传输用一个描述
。多缓冲或者缓冲池模式通过链接到多个描述
。12通道
。使能12个独立传输通道
。每个通道自动描述读取
。每个通道的挂起和重启操作
。灵活的总裁方案
。每个通道有4个可配置的优先级
。在每个优先级固定或循环优先配置方案
。从1到256 kb数据传输在一块传输
| 
楼主
标题置顶
标题高亮
