怎么让modelsim对xilinx原语模块进行仿真？

发表于 2015-10-21 09:41

用xilinx的原语模块设计了一个DSP48E1的程序，用modelsim对其仿真。编译是正确的，进行仿真时，提示错误：

# ** Error: (vsim-3033) D:/program/PQ/src/rms_macc.v(144): Instantiation of 'DSP48E1' failed. The design unit was not found.
#
#       Region: /tb_rms_meter/uut/inst_rms_macc
#       Searched libraries:
#          D:/program/PQ/modelsim/work
# Error loading design

所用FPGA型号：xc7k325tffg900-2；软件工具：Vivado 2014.2 + modeltech64_10.2c；代码是verilog。
看起来好像是没有找到xilinx原语的库。可是我用modelsim之前是编译过xilinx的库的。
我该怎么做能让modelsim对xilinx原语模块进行仿真呢？

发表于 2015-10-21 11:12

先对IP核仿真试试，是不是你调用原语，哪里参数设置不正确

发表于 2015-10-21 11:20

feihufuture 发表于 2015-10-21 11:12
先对IP核仿真试试，是不是你调用原语，哪里参数设置不正确

你是我要我先用IP核生成的DSP进行仿真？然后通过之后再用原语看看么？

发表于 2015-10-21 12:15

水畔天蓝发表于 2015-10-21 11:20
你是我要我先用IP核生成的DSP进行仿真？然后通过之后再用原语看看么？

是的

发表于 2015-10-21 14:46

feihufuture 发表于 2015-10-21 12:15
是的

Hi，你好。我刚才用IP核生成了一个DSP模块，然后在modelsim里试了一下。问题还是一样的，编译能通过，但仿真会报错。说找不到DSP模块：

# ** Error: (vsim-3033) D:/program/PQ/src/rms_macc.v(65): Instantiation of 'xbip_dsp48_macro_0' failed. The design unit was not found.
#
#       Region: /tb_rms_meter/uut/inst_rms_macc
#       Searched libraries:
#          D:/program/PQ/modelsim/work
# Error loading design

我仔细看了一下，DSP核确实是在我编译后的xilinx仿真库unisim_ver里面，但仿真时还是会提示上面的错误。

发表于 2015-10-21 14:55

版本是否一致？
先尝试用xsim仿真，vivado毕竟较新，存在bug也不可否认哦。。。

发表于 2015-10-21 15:11

本帖最后由水畔天蓝于 2015-10-21 16:08 编辑

feihufuture 发表于 2015-10-21 14:55
版本是否一致？
先尝试用xsim仿真，vivado毕竟较新，存在bug也不可否认哦。。。 ...

是这样的。原始的程序是别人的一个程序，他们是用的VHDL写的。这个我跑了一下，是没有问题的，能够正确仿真。软件版本都一样。唯一的区别就在于我是用verilog写的。是不是VHDL包含了什么头文件，而我用verilog自己写的时候忽略了？

发表于 2015-11-12 14:16

macro这个库应该一起加入吧！

[modelsim] 怎么让modelsim对xilinx原语模块进行仿真？

相关帖子

浏览过的版块

技术奇才奖章

甘甜之泉水

常驻人口

技术新星奖章