差分时钟的问题

发表于 2015-10-23 17:33

板子用的是TMS320C6678和VIRTEX5 FPGA。关于DSP的SRIO和FPGA的GTP通信时钟，在时钟方面，想用DSP 给SRIO模块的时钟直接接到FPGA的GTP差分时钟上，不知道能不能这样做？如果能时钟的拓扑结构怎么弄？还有就是，GTP和FPGA用不同的时钟信号。他们的频率必须一致吗？谢谢大侠们了。

发表于 2015-10-27 09:07

你这个问题直接涉及到原理的设计

发表于 2015-10-27 09:19

forgot 发表于 2015-10-27 09:07
你这个问题直接涉及到原理的设计

嗯。就是想问问怎么设计。

发表于 2015-10-27 09:32

jiangwenj02 发表于 2015-10-27 09:19
嗯。就是想问问怎么设计。

FPGA没用过，不知道我不敢乱说

发表于 2015-10-27 19:22

forgot 发表于 2015-10-27 09:32
FPGA没用过，不知道我不敢乱说

撇开FPGA。像这种差分时钟能不能给两个器件用？

发表于 2015-10-27 21:40

可以使用

发表于 2015-10-27 21:41

不要直连中间串个33R电阻

发表于 2015-10-28 16:11

jjjyufan 发表于 2015-10-27 21:41
不要直连中间串个33R电阻

好的谢谢

发表于 2015-10-28 17:57

jjjyufan 发表于 2015-10-27 21:41
不要直连中间串个33R电阻

还有个问题想请教一下。这个阻值如何确定还有电阻放置的位置有没有什么要求？

发表于 2015-10-29 10:59

靠近IC 放置

发表于 2016-10-24 19:19

jiangwenj02 发表于 2015-10-27 19:22
撇开FPGA。像这种差分时钟能不能给两个器件用？

最好是分别给时钟我们这边设计用的CDCE62005 给差分时钟

发表于 2016-10-25 15:01

jjjyufan 发表于 2015-10-29 10:59
靠近IC 放置

好的，谢谢

发表于 2016-10-25 15:02

焦耀华发表于 2016-10-24 19:19
最好是分别给时钟我们这边设计用的CDCE62005 给差分时钟

好的，谢谢

[PCB] 差分时钟的问题

相关帖子

浏览过的版块

技术新星奖章

偶尔光临

核心会员奖章

坚毅之洋流

七世轮回

技术领袖奖章

荣誉元老奖章

十世金身