|
参考书上《Flash Memry实验》，主程序模块中没有定义VCC,GND之类的信号，是不是在测试激励文件中要定义？<br /> <br />我的测试文件：<br />// test_Lut_DDFS.v<br />`timescale 1ns / 1ns<br /><br />module test_Lut_DDFS;<br /><br />reg clk;<br />reg reset;<br />reg [19:0] freq_words;<br />reg [9:0] phase_words;<br /><br />wire [15:0] ddfs_sin_out; //正弦信号输出<br />wire [15:0] ddfs_cos_out; //余弦信号输出<br /><br />//实例化<br />Lut_DDFS my_Lut_DDFS(<br /> .clk(clk),<br /> .reset(reset),<br /> .freq_words(freq_words),<br /> .phase_words(phase_words),<br /> .ddfs_sin_out(ddfs_sin_out),<br /> .ddfs_cos_out(ddfs_cos_out)<br /> );<br /><br />//周期性时钟<br />initial clk = 0;<br />always #5 clk = ~clk;<br /><br />//测试数据<br />initial <br />begin<br /> //初始化<br /> reset = 1;<br /> freq_words = 0;<br /> phase_words = 0;<br /> //测试数据变化<br /> #12<br /> freq_words = 20'b00000100100000000000;<br /> phase_words = 10'b1000000000;<br /> #6<br /> reset = 0;<br />end<br />endmodule<br /><br /> 还有，我用ModelSim仿真《Flash Memory实验》时，发现那个测试激励文件很繁琐，其中包括tb_clock_minmax，stimulus这些模块，不是很明白。
|
楼主
