21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Xilinx FPGA入门连载60：FPGA 片内ROM FIFO RAM联合实例 ...
返回列表 发新帖我要提问

[FPGA] Xilinx FPGA入门连载60：FPGA 片内ROM FIFO RAM联合实例之功能仿真

[复制链接]
931|0
 楼主| rousong1989 发表于 2016-3-18 08:52 | 显示全部楼层 |阅读模式
功能仿真, FIFO, XILINX, FPGA, ROM
Xilinx FPGA入门连载60：FPGA 片内ROM FIFO RAM联合实例之功能仿真
特权同学，版权所有
配套例程和更多资料下载链接：
http://pan.baidu.com/s/1jGjAhEm

1 Xilinx库设置
         打开文件夹sp6ex21下的ISE工程。
如图所示，切换到“Design à Simulation”界面。鼠标选中“vtf_sp6.v”文件。
         此时，在“Processer:vtf_sp6”下，选择“SimulateBehavioral Model”，然后点击鼠标右键，弹出菜单中选择“ProcessProperties…”。
         如图所示，确认设置好在安装Modelsim过程中编译好的ISELibrary路径。设定完成后点击“OK”回到ISE主界面。
2 功能仿真
         如图所示，双击“Simulate Behavioral Model”开始仿真。
         接着，Modelsim中我们可以查看读写ROM、FIFO和RAM的波形。
         所有的读写波形：
         ROM读数据波形：
         FIFO第一次读波形：
         FIFO第二次读波形：
         FIFO第三次读波形：
         FIFO第四次读波形：
         RAM读波形：

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

rousong1989

338

主题

338

帖子

28

粉丝
快速回复 在线客服 返回列表 返回顶部