21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 请教pfga的上拉电阻问题
返回列表 发新帖我要提问

请教pfga的上拉电阻问题

[复制链接]
2505|5
 楼主| guozhengang 发表于 2009-12-7 15:21 | 显示全部楼层 |阅读模式
上拉电阻, FPGA, PGA, 电平, 管脚
fpga上啦电阻，测121管脚电平并没有被拉上去，正常么？如果有问题是哪里的问题，请指教，谢谢

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
 楼主| guozhengang 发表于 2009-12-7 16:05 | 显示全部楼层
问题难道太简单了？高手不屑？:'(
回复

收藏 举报

tjjack 发表于 2009-12-7 16:57 | 显示全部楼层
那你内部是不是设置为低电平了？
回复

收藏 举报

一只小蜗牛 发表于 2009-12-7 17:06 | 显示全部楼层
不是问题简单，是你的问题让人没有办法回答。
这是个OD信号，在config过程中，它为trisate, 它会被拉成高，但是当config完成后，它输出低，应该是低电平。你最好用示波器或逻辑分析仪来测一下在上电的过程中它有没有变化，而不是拿个破万用表去测它有没有拉上去。
回复

收藏 举报

 楼主| guozhengang 发表于 2009-12-8 09:40 | 显示全部楼层
4# 一只小蜗牛 恩，好的，谢谢指点。
回复

收藏 举报

 楼主| guozhengang 发表于 2009-12-8 12:36 | 显示全部楼层
3# tjjack
没有写程序，上电以后立马就测的。as的调试接口也有一个上拉电平拉不上去，但有一个就能拉上去，现象很奇怪。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

guozhengang
个人签名：为了得到，我们也许会付出更多

41

主题

104

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部