PLD模块--PLD宏单元

发表于 2016-5-21 23:18

宏单元的输出驱动布线阵列，输出能被寄存或者组合。
寄存模式是带有真或取反输入的D触发器，在输入高和低之间进行切换。输出寄存器能被设置或者复位用于初始化，或者在布线信号的控制下进行异步操作

登录 · 发表于 2016-5-21 23:19

图 PLD宏单元结构

发表于 2016-5-21 23:21

驱动布线阵列外，来自PLD的宏单元输出映射到地址空间，作为一个8位只读UDB工作寄存器，该寄存器能被CPU直接访问

登录 · 发表于 2016-5-21 23:22

宏单元的只读寄存器

发表于 2016-5-21 23:24

数据通道包含一个8位单周期ALU，比较和条件产生逻辑

发表于 2016-5-21 23:25

数据通路模块优化用于实现嵌入式的功能，比如定时器，计数器，积分器，PWM，PRS，CRC，移位器和死区生成器等。

发表于 2016-5-21 23:25

数据通道包含6个基本的工作寄存器，通过CPU或DMA访问。下表给出工作寄存器的功能和描述。

发表于 2016-5-21 23:25

数据通道包含6个基本的工作寄存器，通过CPU或DMA访问。下表给出工作寄存器的功能和描述。

发表于 2016-5-21 23:27

动态配置能基于每个周期，在序列器的控制下，改变数据通道的功能和内部的配置

发表于 2016-5-21 23:27

这种动态的配置通过使用8字x16位的配置RAM（用于存放8个16位宽度的配置）实现。输入到RAM的地址控制顺序，能来自任何块连接到UDB的布线阵列，比如：PLD逻辑、I/O引脚或者这个（其它）数据通道的输出

发表于 2016-5-21 23:27

ALU执行8种通用的功能，其中包括：递增、递减、加、减、逻辑与、逻辑或和逻辑异或和通过

发表于 2016-5-21 23:28

独立于ALU操作，也可使用下面功能：左移、右移、交换、按位或屏蔽

发表于 2016-5-21 23:30

每个数据通道有两个比较器（位屏蔽选项）。比较操作数包含两个累加器和两个数据寄存器（取决于配置）

发表于 2016-5-21 23:30

其它条件包括0检测、所有为1检测和溢出

发表于 2016-5-21 23:30

这些条件是数据通道基本的输出，选择哪个条件驱动输出到UDB布线阵列。条件计算能与相邻的UDB链接在一起来操作一个较宽的数据宽度（而不需要使用布线资源）

PLD模块 --PLD宏单元