问点关于CPLD的时钟方面的问题

发表于 2010-3-8 18:49

51单片机 ARM 等

都是按指令的复杂度来计算, 跑一条语句消耗1us(51单片机)

那么CPLD又是怎么计算的呢?

比如说跑一个逻辑块always,

他又消耗多少个ns呢?

发表于 2010-3-8 18:58

CPLD和MCU（如MCS-51或ARM）不是一类东西，原则上它只是一堆数字逻辑的组合，可以是时序电路也可以是非时序电路。因此通常只能用门（或单位）延迟来描述。

发表于 2010-3-9 10:06

这么复杂, 那如果做延时怎么做啊? 计数器?

发表于 2010-3-9 10:07

2# HWM 这么复杂, 那如果做延时怎么做啊? 计数器?

kk2614755 · 发表于 2010-3-9 11:11

要做时序电路，必须有时钟。这时候延时以时钟周期为时基作为基础，然后可以采用计数器等片上器件做。

发表于 2010-3-9 16:26

问一下, 那个周期是怎么计算的啊? 怎么知道他一个周期为20ns

怎么样才算是一个周期呢?

发表于 2010-3-9 16:27

5# HWM

问一下, 那个周期是怎么计算的啊? 怎么知道他一个周期为20ns

怎么样才算是一个周期呢?

发表于 2010-3-9 19:22

前面说过了，时序电路按时钟振荡器周期为时基来算。非时序电路的延迟要看综合后的具体实现。

发表于 2010-3-10 21:32

谢谢了,

发表于 2010-3-13 11:43

顺便问一下HWM，如果要输出1HZ的方波，高低电平都是0.5秒，那么用计数器好像要占用很多资源吧，有更好的办法么？

发表于 2010-3-13 12:30

低频率振荡器加分频（计数器）。

再强调一下，CPLD是一堆可以自己堆砌的逻辑电路，除非需要自己设计特殊的“快速”逻辑，没必要使用它。其实很多功能都可以采用MCU来实现，那东西既方便又实用，因为很多操作都被简化为“指令”了。