[FPGA] 并串转换程序有问题

[复制链接]
917|3
 楼主| 编程好烦 发表于 2016-6-16 17:52 | 显示全部楼层 |阅读模式
小弟自己编写的并串转换程序,可是输出总是0,各位大神帮忙看看这个程序是哪里有问题
  1. always@(posedge clk or negedge rst)
  2. begin
  3.     if(!rst)
  4.        begin
  5.           load<=1;
  6.          done<=0;
  7.          data_buf<=0;
  8.          sdata<=0;
  9.      end
  10.         else
  11.         begin
  12.   if(load)
  13.     begin
  14.       data_buf<=data_in;
  15.       sdata<=data_buf[15];
  16.       if(done)
  17.       begin
  18.         load<=0;
  19.       end
  20.       else
  21.       begin
  22.         if(count==14)
  23.           begin
  24.             count<=0;
  25.             done<=1;
  26.          end
  27.       else
  28.       begin
  29.          count<=count+1;
  30.          data_buf<=data_buf<<1;
  31.       end
  32.    end
  33.                 end
  34.     else
  35.        begin
  36.          data_buf<=0;
  37.        end
  38.   end
  39. end

  40. assign sout=sdata;


玄德 发表于 2016-6-16 22:34 | 显示全部楼层

count 至少要在复位阶段清零。

其他不猜了,流程、宽度什么说明都没有,费劲。
学学modelsim仿真吧,很有用。


 楼主| 编程好烦 发表于 2016-6-20 14:34 | 显示全部楼层
玄德 发表于 2016-6-16 22:34
count 至少要在复位阶段清零。

其他不猜了,流程、宽度什么说明都没有,费劲。

就是用modelsim仿真的,16位的并串转换
waiter 发表于 2016-6-25 16:49 | 显示全部楼层
LZ真是懒!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

9

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部