40层，0.8m*0.8m的板子，哪位画过？

发表于 2016-8-29 14:15

lai832 发表于 2016-8-22 11:50
非行内，

开始以为是0.8mm*0.8mm，

前辈言之有理，学习了，谢谢！

JobShare · 发表于 2016-8-29 14:27

摸摸发表于 2016-8-20 13:18
画40层板子的，除了软件牛X，人脑的容量也要很大，否则脑袋有可能会一下转不过弯。对于需要那么高的人才的 ...

做小的？

JobShare · 发表于 2016-8-29 14:43

altium Designer 最高32层。
PADS不知道多少层。
allegro肯定可以，“如果真存在40层的话”。

当然，高端的EDA软件还有其他的。
-----------------------------------------------------------------
二十几层的听过，没见过。30以上的听都没听过。

自己做过的最高叠层是12层。感觉，能做8层以上，能定也能处理20层以上的。

发表于 2016-8-30 00:21

feiban001 发表于 2016-8-29 14:43
altium Designer 最高32层。
PADS不知道多少层。
allegro肯定可以，“如果真存在40层的话”。

学习了，谢谢大侠

发表于 2016-8-30 17:42

这公司NB

JobShare · 发表于 2016-8-31 08:02

JobShare 发表于 2016-8-19 23:16
谢谢版主！
就是下面的这家公司，帮我参考下，这家公司咋样，能去不？

我相信有这么牛掰能画出来的，但我坚决不相信能用这个价格招到如此牛掰的人

JobShare · 发表于 2016-9-1 10:41

candysnape 发表于 2016-8-31 08:02
我相信有这么牛掰能画出来的，但我坚决不相信能用这个价格招到如此牛掰的人 ...

Ate板比一个单片机核心板不会复杂

发表于 2016-9-8 11:29

最多搞两层。。。

发表于 2016-9-9 12:15

谢谢各位

发表于 2016-10-12 16:37

造的是原子弹吧。

发表于 2016-10-12 17:27

目前的高端ATE最多可以提供4000个以上的IO。为了提高测试效率，降低测试成本，充分利用测试仪资源，一般会采用多片同测。几百或上千个IO的高端SOC采用4-site或8-site同测也很常见。加上每颗芯片需要独立的多个电源域，而且测试板对信号完整性和电源完整性要求很高，导致测试板需要几十层才能满足设计。同一型号ATE的测试板尺寸一般是固定的，例如V93000，全幅测试板尺寸约为0.6*0.43m，半幅为0.3*0.43m。

[画板] 40层，0.8m*0.8m的板子，哪位画过 ？

评分

评分

评分

评分

技术新星奖章

欢快之小溪

伴坛终老

社区建设奖章

技术高手奖章

以坛为家

甘甜之泉水

技术奇才奖章

湍急之河流

精华达人奖章

十世金身

[画板] 40层，0.8m*0.8m的板子，哪位画过？