21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 求教关于CPLD IO口对电压识别的问题
返回列表 发新帖我要提问

[CPLD] 求教关于CPLD IO口对电压识别的问题

[复制链接]
1110|1
 楼主| hanfengxn 发表于 2016-10-21 10:03 | 显示全部楼层 |阅读模式
CPLD, 电压, IO, 引脚, 芯片
准备使用EPM1270，现在遇到的问题是如果给输入引脚一个-0.7V的电压，芯片会将其识别为低电平吗，求大神指点
回复

收藏 举报

相关帖子
玄德 发表于 2016-10-24 22:18 | 显示全部楼层


手里正好有这个芯片的资料，
这个值已经超出绝对最大值，损害芯片要自己负责；再谈高低电平已经没意义了。
如果是我，会加保护或者转换电路。






本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hanfengxn

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部