21ic电子技术开发论坛 › 已关闭版块 › ZLG › [求助]max delay timing requirements have not been me ...
返回列表 发新帖我要提问

[Actel FPGA] [求助]max delay timing requirements have not been met

[复制链接]
3620|1
 楼主| 北京户口 发表于 2010-5-18 22:37 | 显示全部楼层 |阅读模式
requirements, Timing, des, Design, Designe
在designer内进行layout的时候，提示max delay timing requirements have not been met，查看了timing analyzer
看了周立功的designer那个视频，知道可以通过修改代码设计来更正，但是具体不知道怎么做，忘指定，谢谢！
回复

收藏 举报

相关帖子
金鱼木鱼 发表于 2010-5-18 22:40 | 显示全部楼层
这个修行需要靠个人，时序不满足最终是要解决组合逻辑太长的问题，减少组合逻辑以及在组合逻辑插入流水线是两种好的方法，请多到网站上找些资料～
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

北京户口

107

主题

521

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部