做CPLD/FPGA什么是有很多方法，看看大家貌似喜欢语言，我来个利用原理图实现的方案，关于用什么方法实现好，怎么做，我觉得还是利用原理图+语言才是王道，原理图做顶层，语言来实现底层，做成模块方式的。不多说了，看我的实现，当然只放了部分原理图，想了解更多的，我贴更多模块的原理图。
当然利用原理图来做要求对时序非常了解，对数字电路要求一定的功底。
该模块实现的设计：利用CPLD控制ADC转换芯片，将转换出来的串行数据转换为并行，放到MCU/ARM的某个地址空间里，让程序直接去读，读取时间间隔在2us以上，（AD芯片最大转换速率为2us）
欢迎高手指点，欢迎大家给我仍砖头，使劲拍我，:lol |
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
楼主
