21ic电子技术开发论坛 › 已关闭版块 › ZLG › 管脚分配问题
返回列表 发新帖我要提问

[Actel FPGA] 管脚分配问题

[复制链接]
2304|1
 楼主| huzixian 发表于 2010-8-8 14:56 | 显示全部楼层 |阅读模式
管脚分配, des, Design, Designe, designer
用Libero中的Designer是，给输入选择管脚时怎么只有四个管脚可以选啊，而且在030的板子上都没有引出。其他的有很多管脚时空闲的啊，用Designer分配管脚时有什么特殊要求吗
回复

收藏 举报

相关帖子
bit6019 发表于 2010-8-16 21:40 | 显示全部楼层
某些高扇出系数的引脚如时钟，复位信号，只能从某些特定的全局引脚输入。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

huzixian

262

主题

1534

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部