21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于异步电路综合
返回列表 发新帖我要提问

[matlab] 关于异步电路综合

[复制链接]
2403|0
 楼主| wangjun88 发表于 2010-8-27 09:58 | 显示全部楼层 |阅读模式
异步, 电路, 时钟, FPGA, PGA
关于异步电路综合
如：分a，b，c三个模块，a模块以时钟clka从一些端口采集数据，b模块以始终b从另一些端口采集数据，这些数据经FPGA处理后，再传给模块c，以clkc传到下行芯片中。
这显然是一个异步模块，但不用异步电路也可以，分频出来的时钟在fpga中可以当作数据采样的使能信号，这样实际上只使用一个高速系统时钟，就变成全同步设计了。
异步电路设计一般情况下要尽量避免。

回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wangjun88

80

主题

251

帖子

5

粉丝
快速回复 在线客服 返回列表 返回顶部