21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请问spartan－3E的差分信号约束文件怎么写啊？ ...
返回列表 发新帖我要提问

[CPLD] 请问spartan－3E的差分信号约束文件怎么写啊？

[复制链接]
3453|3
 楼主| 老大的幸福 发表于 2011-4-9 00:09 | 显示全部楼层 |阅读模式
spartan, 差分信号, COM, ce, ck
请教各位一个问题啊，请问spartan－3E的差分信号约束文件怎么写啊？我尝试了很多，在Place的时候总是出现“Incompatible IOB's are locked to the same bank 0”的错误，怎么解决啊？谢谢
回复

收藏 举报

相关帖子
SuperX-man 发表于 2011-4-9 13:50 | 显示全部楼层
你用的是Spartan3E的开发板么?
需要你按照原理图来.或者你参照Spartan3E的user guider..在最后有所有管脚的约束.
回复

收藏 举报

AutoESL 发表于 2011-5-8 16:49 | 显示全部楼层
找个带差分信号的参考设计，把里面的约束拷过来
回复

收藏 举报

明空 发表于 2011-5-8 22:36 | 显示全部楼层
NET  sys_clk_n       LOC = B10;
NET  sys_clk_p       LOC = A10;

是说这种吗
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

老大的幸福

0

主题

360

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部