如何知道PLL的锁定范围？

发表于 2011-7-1 18:03

用的V6 760，100M clockin, 2 倍频，我怎样知道PLL输入频率的范围？

发表于 2011-7-1 18:46

不知道，应该有文档说明吧

发表于 2011-7-1 19:01

输出的频率多种多样，不可能每一种频率的输入范围都一样，感觉可能在report里面

发表于 2011-7-1 22:27

具体参见V6的datasheet，输入范围跟MMCM的属性设置有关，建议用core gen生产

发表于 2011-7-2 10:08

这个文档有呀

发表于 2011-7-2 10:08

:lol

发表于 2011-7-2 10:33

请明示，感谢！

发表于 2011-7-3 11:02

等结果呀

发表于 2011-7-3 11:02

:handshake

发表于 2011-7-3 11:34

1# leafing
你是指MMCM的范围么？？

发表于 2011-7-3 17:49

是的，比方说我设置100M 输入，2倍频，那么是不是所有频率进都可以2倍频还是说有一个范围，如果有，那范围是多少？

发表于 2011-7-3 17:55

最后一次论坛解决，不然你给我打电话吧，我还是没太看明白。

你是指100MHZ这个时钟是不是有范围？对吧？

如果是那么就是10MHZ~750MHZ，

不过，是在看不明白为什么会有V6 760的概念？这是什么概念？

发表于 2011-7-4 09:55

12# GoldSunMonkey 感谢，是的，虽然我在core generate里面那么设置了，但是其实我的输入频率是有范围的，因为测试要输入不同的频率，担心输入频率变了，PLL锁不住，另我实在不知道你的联系方式

发表于 2011-7-4 10:59

输入频率的范围是10MHZ～750MHZ，但是时钟变换需要一定的稳定的时间。

发表于 2011-7-4 16:32

输入频率的范围是10MHZ～750MHZ，但是时钟变换需要一定的稳定的时间。
GoldSunMonkey 发表于 2011-7-4 10:59

十分感谢，看来xilinx的PLL的确要比altera的好一些，altera的还有输入范围限制

发表于 2011-7-5 00:09

最后一次论坛解决，不然你给我打电话吧，我还是没太看明白。

你是指100MHZ这个时钟是不是有范围？对吧？

如果是那么就是10MHZ~750MHZ，

不过，是在看不明白为什么会有V6 760的概念？这是什么概念？ ...
GoldSunMonkey 发表于 2011-7-3 17:55

他说的是XC6VLX760T吧

发表于 2011-7-6 16:28

可能是

发表于 2011-7-6 16:28

:handshake

发表于 2011-7-6 19:26

16# 明空 是的

发表于 2011-7-7 14:16

还有一个限制，是内部VCO的频率，你要通过分频倍频比，算一下内部VCO的频率是多少
查找一下芯片手册，上面写的有VCO的频率范围

[modelsim] 如何知道PLL的锁定范围？