21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › CLK时钟
返回列表 发新帖我要提问

CLK时钟

[复制链接]
2491|1
 楼主| legend_yuan 发表于 2011-8-24 11:03 | 显示全部楼层 |阅读模式
时钟, FPGA, PGA, ARM, average
arm配置FPGA有问题，整了好长时间，ARM给FPGA的CLK在空载的时候pp为0.5V，average为950mV。接上FPGA以后pp值为1.88V，average为450mV。
这个怎么解释，电平标准为1.8V
已被整的心力交瘁，谢谢先
回复

收藏 举报

相关帖子
wangjun403 发表于 2011-8-24 14:30 | 显示全部楼层
峰峰值0.5，平均值都0.95，应该是CLK的低电平很高吧
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

legend_yuan

45

主题

303

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部