21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 如何实现10M到100M的倍频
返回列表 发新帖我要提问

[VHDL] 如何实现10M到100M的倍频

[复制链接]
4705|5
 楼主| balabalaa 发表于 2011-9-16 16:03 | 显示全部楼层 |阅读模式
倍频, DCM, virtex, Virtex-5, vi
在virtex-5中DCM的最低输入频率在32M，能实现10M到100M的倍频吗？
回复

收藏 举报

相关帖子
tingtingma0109 发表于 2011-9-17 13:31 | 显示全部楼层
调用PLL或DCM来实现
回复

收藏 举报

 楼主| balabalaa 发表于 2011-9-19 18:23 | 显示全部楼层
还是没在明白哦。能详细点吗？谢谢。
回复

收藏 举报

dan_xb 发表于 2011-9-20 12:42 | 显示全部楼层
仔细看Virtex-5的文档，V5里面有PLL也有DCM
在DCM工作在倍频模式的时候，最低输入频率是1MHz；工作在相移模式的时候，最低才是32MHz
PLL的最低输入频率是19MHz
回复

收藏 举报

GoldSunMonkey 发表于 2011-9-21 20:40 | 显示全部楼层
http://115.com/file/aq3xaiwf#
Virtex-5用户手册(中文).pdf
通过上面网址下载需要资料。
回复

收藏 举报

AutoESL 发表于 2011-9-22 09:26 | 显示全部楼层
文档上应该有说明可以生成哪些时钟频率范围.
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

balabalaa

0

主题

172

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部